[RISCV] Support 'f' Inline Assembly Constraint
[llvm-core.git] / test / CodeGen / AMDGPU / dagcombine-reassociate-bug.ll
blob11acbc274eb5f965cc87e18ef464e6359b5a1d6c
1 ; RUN: llc -march=amdgcn -verify-machineinstrs < %s | FileCheck %s
3 ; Test for a bug where DAGCombiner::ReassociateOps() was creating adds
4 ; with offset in the first operand and base pointers in the second.
6 ; CHECK-LABEL: {{^}}store_same_base_ptr:
7 ; CHECK: buffer_store_dword v{{[0-9]+}}, [[VADDR:v\[[0-9]+:[0-9]+\]]], [[SADDR:s\[[0-9]+:[0-9]+\]]]
8 ; CHECK: buffer_store_dword v{{[0-9]+}}, [[VADDR]], [[SADDR]]
9 ; CHECK: buffer_store_dword v{{[0-9]+}}, [[VADDR]], [[SADDR]]
10 ; CHECK: buffer_store_dword v{{[0-9]+}}, [[VADDR]], [[SADDR]]
12 define amdgpu_kernel void @store_same_base_ptr(i32 addrspace(1)* %out) {
13 entry:
14   %id = call i32 @llvm.amdgcn.workitem.id.x() #0
15   %offset = sext i32 %id to i64
16   %offset0 = add i64 %offset, 1027
17   %ptr0 = getelementptr i32, i32 addrspace(1)* %out, i64 %offset0
18   store volatile i32 3, i32 addrspace(1)* %ptr0
19   %offset1 = add i64 %offset, 1026
20   %ptr1 = getelementptr i32, i32 addrspace(1)* %out, i64 %offset1
21   store volatile i32 2, i32 addrspace(1)* %ptr1
22   %offset2 = add i64 %offset, 1025
23   %ptr2 = getelementptr i32, i32 addrspace(1)* %out, i64 %offset2
24   store volatile i32 1, i32 addrspace(1)* %ptr2
25   %offset3 = add i64 %offset, 1024
26   %ptr3 = getelementptr i32, i32 addrspace(1)* %out, i64 %offset3
27   store volatile i32 0, i32 addrspace(1)* %ptr3
28   ret void
31 declare i32 @llvm.amdgcn.workitem.id.x() #0
33 attributes #0 = { nounwind readnone }