[RISCV] Support 'f' Inline Assembly Constraint
[llvm-core.git] / test / CodeGen / AMDGPU / force-alwaysinline-lds-global-address-codegen.ll
blob6d90cf95fde589135fa46f940661b0381f4c8a57
1 ; RUN: llc -mtriple=amdgcn-amd-amdhsa -amdgpu-function-calls -amdgpu-stress-function-calls < %s | FileCheck -check-prefix=GCN %s
2 ; RUN: llc -mtriple=amdgcn-amd-amdhsa -amdgpu-stress-function-calls < %s | FileCheck -check-prefix=GCN %s
3 ; RUN: llc -mtriple=amdgcn-amd-amdhsa < %s | FileCheck -check-prefix=GCN %s
5 @lds0 = addrspace(3) global i32 undef, align 4
7 ; GCN-NOT: load_lds_simple
9 define internal i32 @load_lds_simple() {
10   %load = load i32, i32 addrspace(3)* @lds0, align 4
11   ret i32 %load
14 ; GCN-LABEL: {{^}}kernel:
15 ; GCN: v_mov_b32_e32 [[ADDR:v[0-9]+]], 0
16 ; GCN: ds_read_b32 v{{[0-9]+}}, [[ADDR]]
17 define amdgpu_kernel void @kernel(i32 addrspace(1)* %out) {
18   %call = call i32 @load_lds_simple()
19   store i32 %call, i32 addrspace(1)* %out
20   ret void