[RISCV] Support 'f' Inline Assembly Constraint
[llvm-core.git] / test / CodeGen / AMDGPU / load-local-f32-no-ds128.ll
bloba7c43417590099247dcf6254db5ceec957b54f73
1 ; RUN: llc -march=amdgcn -mcpu=tahiti -mattr=-enable-ds128 < %s | FileCheck -check-prefixes=SI,GCN %s
2 ; RUN: llc -march=amdgcn -mcpu=tonga -mattr=-enable-ds128 < %s | FileCheck -check-prefixes=CIVI,GCN %s
3 ; RUN: llc -march=amdgcn -mcpu=gfx900 -mattr=-enable-ds128 < %s | FileCheck -check-prefixes=CIVI,GCN %s
5 ; Test if ds_read/write_b128 doesn't gets generated when the option is
6 ; disabled.
7 ; GCN-LABEL: {{^}}local_v4f32_to_2b64
9 ; SI-NOT: ds_read_b128
10 ; SI-NOT: ds_write_b128
12 ; CIVI: ds_read2_b64
13 ; CIVI: ds_write2_b64
14 define amdgpu_kernel void @local_v4f32_to_2b64(<4 x float> addrspace(3)* %out, <4 x float> addrspace(3)* %in) {
15   %ld = load <4 x float>, <4 x float> addrspace(3)* %in, align 16
16   store <4 x float> %ld, <4 x float> addrspace(3)* %out, align 16
17   ret void
20 attributes #0 = { nounwind }