[RISCV] Support 'f' Inline Assembly Constraint
[llvm-core.git] / test / CodeGen / RISCV / option-relax.ll
blob262969905611d8c98fc22b2c4bd00f4742a35692
1 ; RUN: llc -mtriple=riscv32 -mattr=-relax -filetype=obj < %s \
2 ; RUN:     | llvm-objdump -d -r - | FileCheck %s
4 ; This test demonstrates that .option relax has no effect on codegen
5 ; when emitting an ELF directly.
7 declare i32 @foo(i32)
9 define i32 @bar(i32 %a) nounwind {
10 ; CHECK-LABEL: bar:
11 ; CHECK: R_RISCV_CALL
12 ; CHECK-NOT: R_RISCV_RELAX
13   tail call void asm sideeffect ".option relax", ""()
14   %1 = call i32 @foo(i32 %a)
15   ret i32 %1