[RISCV] Support 'f' Inline Assembly Constraint
[llvm-core.git] / test / CodeGen / SystemZ / DAGCombine_trunc_extract.ll
blob63c1c6363189ffaf1e468c70036e15e03fa45c62
1 ; RUN: llc -mtriple=s390x-linux-gnu -mcpu=zEC12 < %s  | FileCheck %s
3 ; Check that DAGCombiner doesn't crash in SystemZ combineTruncateExtract()
4 ; when handling EXTRACT_VECTOR_ELT without vector support.
6 define void @autogen_SD21598(<2 x i8> %Arg) {
7 ; CHECK:        stc     %r3, 0(%r1)
8 ; CHECK:        j       .LBB0_1
10 entry:
11   br label %loop
13 loop:                                            ; preds = %CF249, %CF247
14   %Shuff = shufflevector <2 x i8> undef, <2 x i8> %Arg, <2 x i32> <i32 3, i32 1>
15   %E = extractelement <2 x i8> %Shuff, i32 0
16   store i8 %E, i8* undef
17   br label %loop