[RISCV] Support 'f' Inline Assembly Constraint
[llvm-core.git] / test / CodeGen / SystemZ / or-07.ll
blob9fff88e71657b0602474c4c06dbdb5301f6117d4
1 ; Test the three-operand forms of OR.
3 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z196 | FileCheck %s
5 ; Check XRK.
6 define i32 @f1(i32 %a, i32 %b, i32 %c) {
7 ; CHECK-LABEL: f1:
8 ; CHECK: ork %r2, %r3, %r4
9 ; CHECK: br %r14
10   %or = or i32 %b, %c
11   ret i32 %or
14 ; Check that we can still use OR in obvious cases.
15 define i32 @f2(i32 %a, i32 %b) {
16 ; CHECK-LABEL: f2:
17 ; CHECK: or %r2, %r3
18 ; CHECK: br %r14
19   %or = or i32 %a, %b
20   ret i32 %or
23 ; Check OGRK.
24 define i64 @f3(i64 %a, i64 %b, i64 %c) {
25 ; CHECK-LABEL: f3:
26 ; CHECK: ogrk %r2, %r3, %r4
27 ; CHECK: br %r14
28   %or = or i64 %b, %c
29   ret i64 %or
32 ; Check that we can still use OGR in obvious cases.
33 define i64 @f4(i64 %a, i64 %b) {
34 ; CHECK-LABEL: f4:
35 ; CHECK: ogr %r2, %r3
36 ; CHECK: br %r14
37   %or = or i64 %a, %b
38   ret i64 %or