[RISCV] Support 'f' Inline Assembly Constraint
[llvm-core.git] / test / CodeGen / SystemZ / vec-strict-sqrt-02.ll
blob591c2c48cdb8ebc04655ef4ab1119c8285ac5384
1 ; Test strict f32 and v4f32 square root on z14.
3 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z14 | FileCheck %s
5 declare float @llvm.experimental.constrained.sqrt.f32(float, metadata, metadata)
6 declare <4 x float> @llvm.experimental.constrained.sqrt.v4f32(<4 x float>, metadata, metadata)
8 define <4 x float> @f1(<4 x float> %val) {
9 ; CHECK-LABEL: f1:
10 ; CHECK: vfsqsb %v24, %v24
11 ; CHECK: br %r14
12   %ret = call <4 x float> @llvm.experimental.constrained.sqrt.v4f32(
13                         <4 x float> %val,
14                         metadata !"round.dynamic",
15                         metadata !"fpexcept.strict")
16   ret <4 x float> %ret
19 define float @f2(<4 x float> %val) {
20 ; CHECK-LABEL: f2:
21 ; CHECK: wfsqsb %f0, %v24
22 ; CHECK: br %r14
23   %scalar = extractelement <4 x float> %val, i32 0
24   %ret = call float @llvm.experimental.constrained.sqrt.f32(
25                         float %scalar,
26                         metadata !"round.dynamic",
27                         metadata !"fpexcept.strict")
28   ret float %ret