[RISCV] Support 'f' Inline Assembly Constraint
[llvm-core.git] / test / CodeGen / XCore / memcpy.ll
blobc747374ed51a4201af53db81f2e8312ec3d57a20
1 ; RUN: llc < %s -march=xcore | FileCheck %s
3 ; Optimize memcpy to __memcpy_4 if src, dst and size are all 4 byte aligned.
4 define void @f1(i8* %dst, i8* %src, i32 %n) nounwind {
5 ; CHECK-LABEL: f1:
6 ; CHECK: bl __memcpy_4
7 entry:
8   %0 = shl i32 %n, 2
9   call void @llvm.memcpy.p0i8.p0i8.i32(i8* align 4 %dst, i8* align 4 %src, i32 %0, i1 false)
10   ret void
13 ; Can't optimize - size is not a multiple of 4.
14 define void @f2(i8* %dst, i8* %src, i32 %n) nounwind {
15 ; CHECK-LABEL: f2:
16 ; CHECK: bl memcpy
17 entry:
18   call void @llvm.memcpy.p0i8.p0i8.i32(i8* align 4 %dst, i8* align 4 %src, i32 %n, i1 false)
19   ret void
22 ; Can't optimize - alignment is not a multiple of 4.
23 define void @f3(i8* %dst, i8* %src, i32 %n) nounwind {
24 ; CHECK-LABEL: f3:
25 ; CHECK: bl memcpy
26 entry:
27   %0 = shl i32 %n, 2
28   call void @llvm.memcpy.p0i8.p0i8.i32(i8* align 2 %dst, i8* align 2 %src, i32 %0, i1 false)
29   ret void
32 declare void @llvm.memcpy.p0i8.p0i8.i32(i8* nocapture, i8* nocapture, i32, i1) nounwind