llvm/test/Transforms/LoopVectorize/AArch64/sve-multiexit.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt -passes=loop-vectorize < %s -S -o - | FileCheck %s
   3
   4 target datalayout = "e-m:e-i8:8:32-i16:16:32-i64:64-i128:128-n32:64-S128"
   5 target triple = "aarch64-unknown-linux-gnu"
   6
   7 ; Test cases to make sure LV & loop versioning can handle loops with
   8 ; multiple exiting branches.
   9
  10 ; Multiple branches exiting the loop to a unique exit block.
  11 define void @multiple_exits_unique_exit_block(ptr %A, ptr %B, i32 %N) #0 {
  12 ; CHECK-LABEL: @multiple_exits_unique_exit_block(
  13 ; CHECK-NEXT:  entry:
  14 ; CHECK-NEXT:    [[A2:%.*]] = ptrtoint ptr [[A:%.*]] to i64
  15 ; CHECK-NEXT:    [[B1:%.*]] = ptrtoint ptr [[B:%.*]] to i64
  16 ; CHECK-NEXT:    [[UMIN:%.*]] = call i32 @llvm.umin.i32(i32 [[N:%.*]], i32 999)
  17 ; CHECK-NEXT:    [[TMP0:%.*]] = add nuw nsw i32 [[UMIN]], 1
  18 ; CHECK-NEXT:    [[TMP1:%.*]] = call i32 @llvm.vscale.i32()
  19 ; CHECK-NEXT:    [[TMP2:%.*]] = mul i32 [[TMP1]], 8
  20 ; CHECK-NEXT:    [[MIN_ITERS_CHECK:%.*]] = icmp ule i32 [[TMP0]], [[TMP2]]
  21 ; CHECK-NEXT:    br i1 [[MIN_ITERS_CHECK]], label [[SCALAR_PH:%.*]], label [[VECTOR_MEMCHECK:%.*]]
  22 ; CHECK:       vector.memcheck:
  23 ; CHECK-NEXT:    [[TMP3:%.*]] = call i64 @llvm.vscale.i64()
  24 ; CHECK-NEXT:    [[TMP4:%.*]] = mul i64 [[TMP3]], 4
  25 ; CHECK-NEXT:    [[TMP5:%.*]] = mul i64 [[TMP4]], 8
  26 ; CHECK-NEXT:    [[TMP6:%.*]] = sub i64 [[B1]], [[A2]]
  27 ; CHECK-NEXT:    [[DIFF_CHECK:%.*]] = icmp ult i64 [[TMP6]], [[TMP5]]
  28 ; CHECK-NEXT:    br i1 [[DIFF_CHECK]], label [[SCALAR_PH]], label [[VECTOR_PH:%.*]]
  29 ; CHECK:       vector.ph:
  30 ; CHECK-NEXT:    [[TMP7:%.*]] = call i32 @llvm.vscale.i32()
  31 ; CHECK-NEXT:    [[TMP8:%.*]] = mul i32 [[TMP7]], 8
  32 ; CHECK-NEXT:    [[N_MOD_VF:%.*]] = urem i32 [[TMP0]], [[TMP8]]
  33 ; CHECK-NEXT:    [[TMP9:%.*]] = icmp eq i32 [[N_MOD_VF]], 0
  34 ; CHECK-NEXT:    [[TMP10:%.*]] = select i1 [[TMP9]], i32 [[TMP8]], i32 [[N_MOD_VF]]
  35 ; CHECK-NEXT:    [[N_VEC:%.*]] = sub i32 [[TMP0]], [[TMP10]]
  36 ; CHECK-NEXT:    [[TMP11:%.*]] = call i32 @llvm.vscale.i32()
  37 ; CHECK-NEXT:    [[TMP12:%.*]] = mul i32 [[TMP11]], 8
  38 ; CHECK-NEXT:    br label [[VECTOR_BODY:%.*]]
  39 ; CHECK:       vector.body:
  40 ; CHECK-NEXT:    [[INDEX:%.*]] = phi i32 [ 0, [[VECTOR_PH]] ], [ [[INDEX_NEXT:%.*]], [[VECTOR_BODY]] ]
  41 ; CHECK-NEXT:    [[TMP13:%.*]] = add i32 [[INDEX]], 0
  42 ; CHECK-NEXT:    [[TMP14:%.*]] = call i32 @llvm.vscale.i32()
  43 ; CHECK-NEXT:    [[TMP15:%.*]] = mul i32 [[TMP14]], 4
  44 ; CHECK-NEXT:    [[TMP16:%.*]] = add i32 [[TMP15]], 0
  45 ; CHECK-NEXT:    [[TMP17:%.*]] = mul i32 [[TMP16]], 1
  46 ; CHECK-NEXT:    [[TMP18:%.*]] = add i32 [[INDEX]], [[TMP17]]
  47 ; CHECK-NEXT:    [[TMP19:%.*]] = getelementptr inbounds i32, ptr [[A]], i32 [[TMP13]]
  48 ; CHECK-NEXT:    [[TMP20:%.*]] = getelementptr inbounds i32, ptr [[A]], i32 [[TMP18]]
  49 ; CHECK-NEXT:    [[TMP21:%.*]] = getelementptr inbounds i32, ptr [[TMP19]], i32 0
  50 ; CHECK-NEXT:    [[TMP22:%.*]] = call i64 @llvm.vscale.i64()
  51 ; CHECK-NEXT:    [[TMP23:%.*]] = mul i64 [[TMP22]], 4
  52 ; CHECK-NEXT:    [[TMP24:%.*]] = getelementptr inbounds i32, ptr [[TMP19]], i64 [[TMP23]]
  53 ; CHECK-NEXT:    [[WIDE_LOAD:%.*]] = load <vscale x 4 x i32>, ptr [[TMP21]], align 4
  54 ; CHECK-NEXT:    [[WIDE_LOAD3:%.*]] = load <vscale x 4 x i32>, ptr [[TMP24]], align 4
  55 ; CHECK-NEXT:    [[TMP25:%.*]] = getelementptr inbounds i32, ptr [[B]], i32 [[TMP13]]
  56 ; CHECK-NEXT:    [[TMP26:%.*]] = getelementptr inbounds i32, ptr [[B]], i32 [[TMP18]]
  57 ; CHECK-NEXT:    [[TMP27:%.*]] = getelementptr inbounds i32, ptr [[TMP25]], i32 0
  58 ; CHECK-NEXT:    [[TMP28:%.*]] = call i64 @llvm.vscale.i64()
  59 ; CHECK-NEXT:    [[TMP29:%.*]] = mul i64 [[TMP28]], 4
  60 ; CHECK-NEXT:    [[TMP30:%.*]] = getelementptr inbounds i32, ptr [[TMP25]], i64 [[TMP29]]
  61 ; CHECK-NEXT:    store <vscale x 4 x i32> [[WIDE_LOAD]], ptr [[TMP27]], align 4
  62 ; CHECK-NEXT:    store <vscale x 4 x i32> [[WIDE_LOAD3]], ptr [[TMP30]], align 4
  63 ; CHECK-NEXT:    [[INDEX_NEXT]] = add nuw i32 [[INDEX]], [[TMP12]]
  64 ; CHECK-NEXT:    [[TMP31:%.*]] = icmp eq i32 [[INDEX_NEXT]], [[N_VEC]]
  65 ; CHECK-NEXT:    br i1 [[TMP31]], label [[MIDDLE_BLOCK:%.*]], label [[VECTOR_BODY]], !llvm.loop [[LOOP0:![0-9]+]]
  66 ; CHECK:       middle.block:
  67 ; CHECK-NEXT:    br label [[SCALAR_PH]]
  68 ; CHECK:       scalar.ph:
  69 ; CHECK-NEXT:    [[BC_RESUME_VAL:%.*]] = phi i32 [ [[N_VEC]], [[MIDDLE_BLOCK]] ], [ 0, [[ENTRY:%.*]] ], [ 0, [[VECTOR_MEMCHECK]] ]
  70 ; CHECK-NEXT:    br label [[LOOP_HEADER:%.*]]
  71 ; CHECK:       loop.header:
  72 ; CHECK-NEXT:    [[IV:%.*]] = phi i32 [ [[BC_RESUME_VAL]], [[SCALAR_PH]] ], [ [[IV_NEXT:%.*]], [[FOR_BODY:%.*]] ]
  73 ; CHECK-NEXT:    [[COND_0:%.*]] = icmp eq i32 [[IV]], [[N]]
  74 ; CHECK-NEXT:    br i1 [[COND_0]], label [[EXIT:%.*]], label [[FOR_BODY]]
  75 ; CHECK:       for.body:
  76 ; CHECK-NEXT:    [[A_GEP:%.*]] = getelementptr inbounds i32, ptr [[A]], i32 [[IV]]
  77 ; CHECK-NEXT:    [[LV:%.*]] = load i32, ptr [[A_GEP]], align 4
  78 ; CHECK-NEXT:    [[B_GEP:%.*]] = getelementptr inbounds i32, ptr [[B]], i32 [[IV]]
  79 ; CHECK-NEXT:    store i32 [[LV]], ptr [[B_GEP]], align 4
  80 ; CHECK-NEXT:    [[IV_NEXT]] = add nuw i32 [[IV]], 1
  81 ; CHECK-NEXT:    [[COND_1:%.*]] = icmp ult i32 [[IV_NEXT]], 1000
  82 ; CHECK-NEXT:    br i1 [[COND_1]], label [[LOOP_HEADER]], label [[EXIT]], !llvm.loop [[LOOP3:![0-9]+]]
  83 ; CHECK:       exit:
  84 ; CHECK-NEXT:    ret void
  85 ;
  86 entry:
  87   br label %loop.header
  88
  89 loop.header:
  90   %iv = phi i32 [ 0, %entry ], [ %iv.next, %for.body ]
  91   %cond.0 = icmp eq i32 %iv, %N
  92   br i1 %cond.0, label %exit, label %for.body
  93
  94 for.body:
  95   %A.gep = getelementptr inbounds i32, ptr %A, i32 %iv
  96   %lv = load i32, ptr %A.gep, align 4
  97   %B.gep = getelementptr inbounds i32, ptr %B, i32 %iv
  98   store i32 %lv, ptr %B.gep, align 4
  99   %iv.next = add nuw i32 %iv, 1
 100   %cond.1 = icmp ult i32 %iv.next, 1000
 101   br i1 %cond.1, label %loop.header, label %exit
 102
 103 exit:
 104   ret void
 105 }
 106
 107
 108 ; Multiple branches exiting the loop to different blocks.
 109 define i32 @multiple_exits_multiple_exit_blocks(ptr %A, ptr %B, i32 %N) #0 {
 110 ; CHECK-LABEL: @multiple_exits_multiple_exit_blocks(
 111 ; CHECK-NEXT:  entry:
 112 ; CHECK-NEXT:    [[A2:%.*]] = ptrtoint ptr [[A:%.*]] to i64
 113 ; CHECK-NEXT:    [[B1:%.*]] = ptrtoint ptr [[B:%.*]] to i64
 114 ; CHECK-NEXT:    [[UMIN:%.*]] = call i32 @llvm.umin.i32(i32 [[N:%.*]], i32 999)
 115 ; CHECK-NEXT:    [[TMP0:%.*]] = add nuw nsw i32 [[UMIN]], 1
 116 ; CHECK-NEXT:    [[TMP1:%.*]] = call i32 @llvm.vscale.i32()
 117 ; CHECK-NEXT:    [[TMP2:%.*]] = mul i32 [[TMP1]], 8
 118 ; CHECK-NEXT:    [[MIN_ITERS_CHECK:%.*]] = icmp ule i32 [[TMP0]], [[TMP2]]
 119 ; CHECK-NEXT:    br i1 [[MIN_ITERS_CHECK]], label [[SCALAR_PH:%.*]], label [[VECTOR_MEMCHECK:%.*]]
 120 ; CHECK:       vector.memcheck:
 121 ; CHECK-NEXT:    [[TMP3:%.*]] = call i64 @llvm.vscale.i64()
 122 ; CHECK-NEXT:    [[TMP4:%.*]] = mul i64 [[TMP3]], 4
 123 ; CHECK-NEXT:    [[TMP5:%.*]] = mul i64 [[TMP4]], 8
 124 ; CHECK-NEXT:    [[TMP6:%.*]] = sub i64 [[B1]], [[A2]]
 125 ; CHECK-NEXT:    [[DIFF_CHECK:%.*]] = icmp ult i64 [[TMP6]], [[TMP5]]
 126 ; CHECK-NEXT:    br i1 [[DIFF_CHECK]], label [[SCALAR_PH]], label [[VECTOR_PH:%.*]]
 127 ; CHECK:       vector.ph:
 128 ; CHECK-NEXT:    [[TMP7:%.*]] = call i32 @llvm.vscale.i32()
 129 ; CHECK-NEXT:    [[TMP8:%.*]] = mul i32 [[TMP7]], 8
 130 ; CHECK-NEXT:    [[N_MOD_VF:%.*]] = urem i32 [[TMP0]], [[TMP8]]
 131 ; CHECK-NEXT:    [[TMP9:%.*]] = icmp eq i32 [[N_MOD_VF]], 0
 132 ; CHECK-NEXT:    [[TMP10:%.*]] = select i1 [[TMP9]], i32 [[TMP8]], i32 [[N_MOD_VF]]
 133 ; CHECK-NEXT:    [[N_VEC:%.*]] = sub i32 [[TMP0]], [[TMP10]]
 134 ; CHECK-NEXT:    [[TMP11:%.*]] = call i32 @llvm.vscale.i32()
 135 ; CHECK-NEXT:    [[TMP12:%.*]] = mul i32 [[TMP11]], 8
 136 ; CHECK-NEXT:    br label [[VECTOR_BODY:%.*]]
 137 ; CHECK:       vector.body:
 138 ; CHECK-NEXT:    [[INDEX:%.*]] = phi i32 [ 0, [[VECTOR_PH]] ], [ [[INDEX_NEXT:%.*]], [[VECTOR_BODY]] ]
 139 ; CHECK-NEXT:    [[TMP13:%.*]] = add i32 [[INDEX]], 0
 140 ; CHECK-NEXT:    [[TMP14:%.*]] = call i32 @llvm.vscale.i32()
 141 ; CHECK-NEXT:    [[TMP15:%.*]] = mul i32 [[TMP14]], 4
 142 ; CHECK-NEXT:    [[TMP16:%.*]] = add i32 [[TMP15]], 0
 143 ; CHECK-NEXT:    [[TMP17:%.*]] = mul i32 [[TMP16]], 1
 144 ; CHECK-NEXT:    [[TMP18:%.*]] = add i32 [[INDEX]], [[TMP17]]
 145 ; CHECK-NEXT:    [[TMP19:%.*]] = getelementptr inbounds i32, ptr [[A]], i32 [[TMP13]]
 146 ; CHECK-NEXT:    [[TMP20:%.*]] = getelementptr inbounds i32, ptr [[A]], i32 [[TMP18]]
 147 ; CHECK-NEXT:    [[TMP21:%.*]] = getelementptr inbounds i32, ptr [[TMP19]], i32 0
 148 ; CHECK-NEXT:    [[TMP22:%.*]] = call i64 @llvm.vscale.i64()
 149 ; CHECK-NEXT:    [[TMP23:%.*]] = mul i64 [[TMP22]], 4
 150 ; CHECK-NEXT:    [[TMP24:%.*]] = getelementptr inbounds i32, ptr [[TMP19]], i64 [[TMP23]]
 151 ; CHECK-NEXT:    [[WIDE_LOAD:%.*]] = load <vscale x 4 x i32>, ptr [[TMP21]], align 4
 152 ; CHECK-NEXT:    [[WIDE_LOAD3:%.*]] = load <vscale x 4 x i32>, ptr [[TMP24]], align 4
 153 ; CHECK-NEXT:    [[TMP25:%.*]] = getelementptr inbounds i32, ptr [[B]], i32 [[TMP13]]
 154 ; CHECK-NEXT:    [[TMP26:%.*]] = getelementptr inbounds i32, ptr [[B]], i32 [[TMP18]]
 155 ; CHECK-NEXT:    [[TMP27:%.*]] = getelementptr inbounds i32, ptr [[TMP25]], i32 0
 156 ; CHECK-NEXT:    [[TMP28:%.*]] = call i64 @llvm.vscale.i64()
 157 ; CHECK-NEXT:    [[TMP29:%.*]] = mul i64 [[TMP28]], 4
 158 ; CHECK-NEXT:    [[TMP30:%.*]] = getelementptr inbounds i32, ptr [[TMP25]], i64 [[TMP29]]
 159 ; CHECK-NEXT:    store <vscale x 4 x i32> [[WIDE_LOAD]], ptr [[TMP27]], align 4
 160 ; CHECK-NEXT:    store <vscale x 4 x i32> [[WIDE_LOAD3]], ptr [[TMP30]], align 4
 161 ; CHECK-NEXT:    [[INDEX_NEXT]] = add nuw i32 [[INDEX]], [[TMP12]]
 162 ; CHECK-NEXT:    [[TMP31:%.*]] = icmp eq i32 [[INDEX_NEXT]], [[N_VEC]]
 163 ; CHECK-NEXT:    br i1 [[TMP31]], label [[MIDDLE_BLOCK:%.*]], label [[VECTOR_BODY]], !llvm.loop [[LOOP4:![0-9]+]]
 164 ; CHECK:       middle.block:
 165 ; CHECK-NEXT:    br label [[SCALAR_PH]]
 166 ; CHECK:       scalar.ph:
 167 ; CHECK-NEXT:    [[BC_RESUME_VAL:%.*]] = phi i32 [ [[N_VEC]], [[MIDDLE_BLOCK]] ], [ 0, [[ENTRY:%.*]] ], [ 0, [[VECTOR_MEMCHECK]] ]
 168 ; CHECK-NEXT:    br label [[LOOP_HEADER:%.*]]
 169 ; CHECK:       loop.header:
 170 ; CHECK-NEXT:    [[IV:%.*]] = phi i32 [ [[BC_RESUME_VAL]], [[SCALAR_PH]] ], [ [[IV_NEXT:%.*]], [[FOR_BODY:%.*]] ]
 171 ; CHECK-NEXT:    [[COND_0:%.*]] = icmp eq i32 [[IV]], [[N]]
 172 ; CHECK-NEXT:    br i1 [[COND_0]], label [[EXIT_0:%.*]], label [[FOR_BODY]]
 173 ; CHECK:       for.body:
 174 ; CHECK-NEXT:    [[A_GEP:%.*]] = getelementptr inbounds i32, ptr [[A]], i32 [[IV]]
 175 ; CHECK-NEXT:    [[LV:%.*]] = load i32, ptr [[A_GEP]], align 4
 176 ; CHECK-NEXT:    [[B_GEP:%.*]] = getelementptr inbounds i32, ptr [[B]], i32 [[IV]]
 177 ; CHECK-NEXT:    store i32 [[LV]], ptr [[B_GEP]], align 4
 178 ; CHECK-NEXT:    [[IV_NEXT]] = add nuw i32 [[IV]], 1
 179 ; CHECK-NEXT:    [[COND_1:%.*]] = icmp ult i32 [[IV_NEXT]], 1000
 180 ; CHECK-NEXT:    br i1 [[COND_1]], label [[LOOP_HEADER]], label [[EXIT_1:%.*]], !llvm.loop [[LOOP5:![0-9]+]]
 181 ; CHECK:       exit.0:
 182 ; CHECK-NEXT:    ret i32 1
 183 ; CHECK:       exit.1:
 184 ; CHECK-NEXT:    ret i32 2
 185 ;
 186 entry:
 187   br label %loop.header
 188
 189 loop.header:
 190   %iv = phi i32 [ 0, %entry ], [ %iv.next, %for.body ]
 191   %cond.0 = icmp eq i32 %iv, %N
 192   br i1 %cond.0, label %exit.0, label %for.body
 193
 194 for.body:
 195   %A.gep = getelementptr inbounds i32, ptr %A, i32 %iv
 196   %lv = load i32, ptr %A.gep, align 4
 197   %B.gep = getelementptr inbounds i32, ptr %B, i32 %iv
 198   store i32 %lv, ptr %B.gep, align 4
 199   %iv.next = add nuw i32 %iv, 1
 200   %cond.1 = icmp ult i32 %iv.next, 1000
 201   br i1 %cond.1, label %loop.header, label %exit.1
 202
 203 exit.0:
 204   ret i32 1
 205
 206 exit.1:
 207   ret i32 2
 208 }
 209
 210 attributes #0 = { "target-features"="+sve2" }