llvm/test/Verifier/AMDGPU/intrinsic-immarg.ll

   1 ; RUN: not llvm-as %s -o /dev/null 2>&1 | FileCheck %s
   2
   3 declare float @llvm.amdgcn.buffer.load.f32(<4 x i32>, i32, i32, i1, i1)
   4 define void @buffer_load_f32(<4 x i32> inreg %rsrc, i32 %idx, i32 %ofs, i1 %bool) {
   5   ; CHECK: immarg operand has non-immediate parameter
   6   ; CHECK-NEXT: i1 %bool
   7   ; CHECK-NEXT: %data0 = call float @llvm.amdgcn.buffer.load.f32(<4 x i32> %rsrc, i32 %idx, i32 %ofs, i1 %bool, i1 false)
   8   %data0 = call float @llvm.amdgcn.buffer.load.f32(<4 x i32> %rsrc, i32 %idx, i32 %ofs, i1 %bool, i1 false)
   9
  10   ; CHECK: immarg operand has non-immediate parameter
  11   ; CHECK-NEXT: i1 %bool
  12   ; CHECK-NEXT: %data1 = call float @llvm.amdgcn.buffer.load.f32(<4 x i32> %rsrc, i32 %idx, i32 %ofs, i1 false, i1 %bool)
  13   %data1 = call float @llvm.amdgcn.buffer.load.f32(<4 x i32> %rsrc, i32 %idx, i32 %ofs, i1 false, i1 %bool)
  14   ret void
  15 }
  16
  17 declare float @llvm.amdgcn.raw.buffer.load.f32(<4 x i32>, i32, i32, i32)
  18 define void @raw_buffer_load_f32(<4 x i32> inreg %rsrc, i32 %ofs, i32 %sofs, i32 %arg) {
  19   ; CHECK: immarg operand has non-immediate parameter
  20   ; CHECK-NEXT: i32 %arg
  21   ; CHECK-NEXT: %data = call float @llvm.amdgcn.raw.buffer.load.f32(<4 x i32> %rsrc, i32 %ofs, i32 %sofs, i32 %arg)
  22   %data = call float @llvm.amdgcn.raw.buffer.load.f32(<4 x i32> %rsrc, i32 %ofs, i32 %sofs, i32 %arg)
  23   ret void
  24 }
  25
  26 declare float @llvm.amdgcn.raw.buffer.load.format.f32(<4 x i32>, i32, i32, i32)
  27 define void @raw_buffer_load_format_f32(<4 x i32> inreg %rsrc, i32 %ofs, i32 %sofs, i32 %arg) {
  28   ; CHECK: immarg operand has non-immediate parameter
  29   ; CHECK-NEXT: i32 %arg
  30   ; CHECK-NEXT: %data = call float @llvm.amdgcn.raw.buffer.load.format.f32(<4 x i32> %rsrc, i32 %ofs, i32 %sofs, i32 %arg)
  31   %data = call float @llvm.amdgcn.raw.buffer.load.format.f32(<4 x i32> %rsrc, i32 %ofs, i32 %sofs, i32 %arg)
  32   ret void
  33 }
  34
  35 declare float @llvm.amdgcn.struct.buffer.load.f32(<4 x i32>, i32, i32, i32, i32)
  36 define void @struct_buffer_load_f32(<4 x i32> inreg %rsrc, i32 %idx, i32 %ofs, i32 %sofs, i32 %arg) {
  37   ; CHECK: immarg operand has non-immediate parameter
  38   ; CHECK-NEXT: i32 %arg
  39   ; CHECK-NEXT: %data = call float @llvm.amdgcn.struct.buffer.load.f32(<4 x i32> %rsrc, i32 %idx, i32 %ofs, i32 %sofs, i32 %arg)
  40   %data = call float @llvm.amdgcn.struct.buffer.load.f32(<4 x i32> %rsrc, i32 %idx, i32 %ofs, i32 %sofs, i32 %arg)
  41   ret void
  42 }
  43
  44 declare float @llvm.amdgcn.struct.buffer.load.format.f32(<4 x i32>, i32, i32, i32, i32)
  45 define void @struct_buffer_load_format_f32(<4 x i32> inreg %rsrc, i32 %idx, i32 %ofs, i32 %sofs, i32 %arg) {
  46   ; CHECK: immarg operand has non-immediate parameter
  47   ; CHECK-NEXT: i32 %arg
  48   ; CHECK-NEXT: %data = call float @llvm.amdgcn.struct.buffer.load.format.f32(<4 x i32> %rsrc, i32 %idx, i32 %ofs, i32 %sofs, i32 %arg)
  49   %data = call float @llvm.amdgcn.struct.buffer.load.format.f32(<4 x i32> %rsrc, i32 %idx, i32 %ofs, i32 %sofs, i32 %arg)
  50   ret void
  51 }
  52
  53 declare <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32(i32, float, <8 x i32>, <4 x i32>, i1, i32, i32)
  54 define void @invalid_image_sample_1d_v4f32_f32(float %vaddr, <8 x i32> inreg %sampler, <4 x i32> inreg %rsrc, i32 %dmask, i1 %bool, i32 %arg) {
  55   ; CHECK: immarg operand has non-immediate parameter
  56   ; CHECK-NEXT: i32 %dmask
  57   ; CHECK-NEXT: %data0 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32(i32 %dmask, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 false, i32 0, i32 0)
  58   %data0 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32(i32 %dmask, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 false, i32 0, i32 0)
  59
  60   ; CHECK: immarg operand has non-immediate parameter
  61   ; CHECK-NEXT: i1 %bool
  62   ; CHECK-NEXT: %data1 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32(i32 0, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 %bool, i32 0, i32 0)
  63   %data1 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32(i32 0, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 %bool, i32 0, i32 0)
  64
  65   ; CHECK: immarg operand has non-immediate parameter
  66   ; CHECK-NEXT: i32 %arg
  67   ; CHECK-NEXT:   %data2 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32(i32 0, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 false, i32 %arg, i32 0)
  68   %data2 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32(i32 0, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 false, i32 %arg, i32 0)
  69
  70   ; CHECK: immarg operand has non-immediate parameter
  71   ; CHECK-NEXT: i32 %arg
  72   ; CHECK-NEXT:   %data3 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32(i32 0, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 false, i32 0, i32 %arg)
  73   %data3 = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32(i32 0, float %vaddr, <8 x i32> %sampler, <4 x i32> %rsrc, i1 false, i32 0, i32 %arg)
  74   ret void
  75 }
  76
  77 declare void @llvm.amdgcn.exp.f32(i32, i32, float, float, float, float, i1, i1)
  78 define void @exp_invalid_inputs(i32 %tgt, i32 %en, i1 %bool) {
  79   ; CHECK: immarg operand has non-immediate parameter
  80   ; CHECK-NEXT: i32 %en
  81   ; CHECK-NEXT: call void @llvm.amdgcn.exp.f32(i32 0, i32 %en, float 1.000000e+00, float 2.000000e+00, float 5.000000e-01, float 4.000000e+00, i1 true, i1 false)
  82   call void @llvm.amdgcn.exp.f32(i32 0, i32 %en, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false)
  83
  84   ; CHECK: immarg operand has non-immediate parameter
  85   ; CHECK-NEXT: i32 %tgt
  86   ; CHECK-NEXT: call void @llvm.amdgcn.exp.f32(i32 %tgt, i32 15, float 1.000000e+00, float 2.000000e+00, float 5.000000e-01, float 4.000000e+00, i1 true, i1 false)
  87   call void @llvm.amdgcn.exp.f32(i32 %tgt, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false)
  88
  89   ; CHECK: immarg operand has non-immediate parameter
  90   ; CHECK-NEXT: i1 %bool
  91   ; CHECK-NEXT: call void @llvm.amdgcn.exp.f32(i32 0, i32 15, float 1.000000e+00, float 2.000000e+00, float 5.000000e-01, float 4.000000e+00, i1 %bool, i1 false)
  92   call void @llvm.amdgcn.exp.f32(i32 0, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 %bool, i1 false)
  93
  94   ; CHECK: immarg operand has non-immediate parameter
  95   ; CHECK-NEXT: i1 %bool
  96   ; CHECK-NEXT: call void @llvm.amdgcn.exp.f32(i32 0, i32 15, float 1.000000e+00, float 2.000000e+00, float 5.000000e-01, float 4.000000e+00, i1 false, i1 %bool)
  97   call void @llvm.amdgcn.exp.f32(i32 0, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 %bool)
  98   ret void
  99 }
 100
 101 declare void @llvm.amdgcn.exp.compr.v2f16(i32, i32, <2 x half>, <2 x half>, i1, i1)
 102
 103 define void @exp_compr_invalid_inputs(i32 %tgt, i32 %en, i1 %bool) {
 104   ; CHECK: immarg operand has non-immediate parameter
 105   ; CHECK-NEXT: i32 %en
 106   ; CHECK-NEXT: call void @llvm.amdgcn.exp.compr.v2f16(i32 0, i32 %en, <2 x half> <half 0xH3C00, half 0xH4000>, <2 x half> <half 0xH3800, half 0xH4400>, i1 true, i1 false)
 107   call void @llvm.amdgcn.exp.compr.v2f16(i32 0, i32 %en, <2 x half> <half 1.0, half 2.0>, <2 x half> <half 0.5, half 4.0>, i1 true, i1 false)
 108
 109   ; CHECK: immarg operand has non-immediate parameter
 110   ; CHECK-NEXT: i32 %tgt
 111   ; CHECK-NEXT: call void @llvm.amdgcn.exp.compr.v2f16(i32 %tgt, i32 5, <2 x half> <half 0xH3C00, half 0xH4000>, <2 x half> <half 0xH3800, half 0xH4400>, i1 true, i1 false)
 112   call void @llvm.amdgcn.exp.compr.v2f16(i32 %tgt, i32 5, <2 x half> <half 1.0, half 2.0>, <2 x half> <half 0.5, half 4.0>, i1 true, i1 false)
 113
 114   ; CHECK: immarg operand has non-immediate parameter
 115   ; CHECK-NEXT: i1 %bool
 116   ; CHECK-NEXT: call void @llvm.amdgcn.exp.compr.v2f16(i32 0, i32 5, <2 x half> <half 0xH3C00, half 0xH4000>, <2 x half> <half 0xH3800, half 0xH4400>, i1 %bool, i1 false)
 117   call void @llvm.amdgcn.exp.compr.v2f16(i32 0, i32 5, <2 x half> <half 1.0, half 2.0>, <2 x half> <half 0.5, half 4.0>, i1 %bool, i1 false)
 118
 119   ; CHECK: immarg operand has non-immediate parameter
 120   ; CHECK-NEXT: i1 %bool
 121   ; CHECK-NEXT: call void @llvm.amdgcn.exp.compr.v2f16(i32 0, i32 5, <2 x half> <half 0xH3C00, half 0xH4000>, <2 x half> <half 0xH3800, half 0xH4400>, i1 false, i1 %bool)
 122   call void @llvm.amdgcn.exp.compr.v2f16(i32 0, i32 5, <2 x half> <half 1.0, half 2.0>, <2 x half> <half 0.5, half 4.0>, i1 false, i1 %bool)
 123   ret void
 124 }
 125
 126 declare i64 @llvm.amdgcn.icmp.i64.i32(i32, i32, i32)
 127
 128 define i64 @invalid_nonconstant_icmp_code(i32 %a, i32 %b, i32 %c) {
 129   ; CHECK: immarg operand has non-immediate parameter
 130   ; CHECK-NEXT: i32 %c
 131   ; CHECK-NEXT: %result = call i64 @llvm.amdgcn.icmp.i64.i32(i32 %a, i32 %b, i32 %c)
 132   %result = call i64 @llvm.amdgcn.icmp.i64.i32(i32 %a, i32 %b, i32 %c)
 133   ret i64 %result
 134 }
 135
 136 declare i64 @llvm.amdgcn.fcmp.i64.f32(float, float, i32)
 137 define i64 @invalid_nonconstant_fcmp_code(float %a, float %b, i32 %c) {
 138   ; CHECK: immarg operand has non-immediate parameter
 139   ; CHECK-NEXT: i32 %c
 140   ; CHECK-NEXT: %result = call i64 @llvm.amdgcn.fcmp.i64.f32(float %a, float %b, i32 %c)
 141   %result = call i64 @llvm.amdgcn.fcmp.i64.f32(float %a, float %b, i32 %c)
 142   ret i64 %result
 143 }
 144
 145 declare { float, i1 } @llvm.amdgcn.div.scale.f32(float, float, i1)
 146 define amdgpu_kernel void @test_div_scale_f32_val_undef_undef(ptr addrspace(1) %out) {
 147   ; CHECK: immarg operand has non-immediate parameter
 148   ; CHECK: i1 undef
 149   ; CHECK: %result = call { float, i1 } @llvm.amdgcn.div.scale.f32(float 8.000000e+00, float undef, i1 undef)
 150   %result = call { float, i1 } @llvm.amdgcn.div.scale.f32(float 8.0, float undef, i1 undef)
 151   %result0 = extractvalue { float, i1 } %result, 0
 152   store float %result0, ptr addrspace(1) %out, align 4
 153   ret void
 154 }
 155
 156 declare void @llvm.amdgcn.init.exec(i64)
 157 define amdgpu_ps void @init_exec(i64 %var) {
 158   ; CHECK: immarg operand has non-immediate parameter
 159   ; CHECK-NEXT: i64 %var
 160   ; CHECK-NEXT: call void @llvm.amdgcn.init.exec(i64 %var)
 161   call void @llvm.amdgcn.init.exec(i64 %var)
 162   ret void
 163 }
 164
 165 declare i32 @llvm.amdgcn.s.sendmsg(i32, i32)
 166 define void @sendmsg(i32 %arg0, i32 %arg1) {
 167   ; CHECK: immarg operand has non-immediate parameter
 168   ; CHECK-NEXT: i32 %arg0
 169   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.sendmsg(i32 %arg0, i32 %arg1)
 170   %val = call i32 @llvm.amdgcn.s.sendmsg(i32 %arg0, i32 %arg1)
 171   ret void
 172 }
 173
 174 declare i32 @llvm.amdgcn.s.sendmsghalt(i32, i32)
 175 define void @sendmsghalt(i32 %arg0, i32 %arg1) {
 176   ; CHECK: immarg operand has non-immediate parameter
 177   ; CHECK-NEXT: i32 %arg0
 178   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.sendmsghalt(i32 %arg0, i32 %arg1)
 179   %val = call i32 @llvm.amdgcn.s.sendmsghalt(i32 %arg0, i32 %arg1)
 180   ret void
 181 }
 182
 183 declare i32 @llvm.amdgcn.s.waitcnt(i32)
 184 define void @waitcnt(i32 %arg0) {
 185   ; CHECK: immarg operand has non-immediate parameter
 186   ; CHECK-NEXT: i32 %arg0
 187   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.waitcnt(i32 %arg0)
 188   %val = call i32 @llvm.amdgcn.s.waitcnt(i32 %arg0)
 189   ret void
 190 }
 191
 192 declare i32 @llvm.amdgcn.s.getreg(i32)
 193 define void @getreg(i32 %arg0, i32 %arg1) {
 194   ; CHECK: immarg operand has non-immediate parameter
 195   ; CHECK-NEXT: i32 %arg0
 196   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.getreg(i32 %arg0)
 197   %val = call i32 @llvm.amdgcn.s.getreg(i32 %arg0)
 198   ret void
 199 }
 200
 201 declare i32 @llvm.amdgcn.s.sleep(i32)
 202 define void @sleep(i32 %arg0, i32 %arg1) {
 203   ; CHECK: immarg operand has non-immediate parameter
 204   ; CHECK-NEXT: i32 %arg0
 205   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.sleep(i32 %arg0)
 206   %val = call i32 @llvm.amdgcn.s.sleep(i32 %arg0)
 207   ret void
 208 }
 209
 210 declare i32 @llvm.amdgcn.s.incperflevel(i32)
 211 define void @incperflevel(i32 %arg0, i32 %arg1) {
 212   ; CHECK: immarg operand has non-immediate parameter
 213   ; CHECK-NEXT: i32 %arg0
 214   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.incperflevel(i32 %arg0)
 215   %val = call i32 @llvm.amdgcn.s.incperflevel(i32 %arg0)
 216   ret void
 217 }
 218
 219 declare i32 @llvm.amdgcn.s.decperflevel(i32)
 220 define void @decperflevel(i32 %arg0, i32 %arg1) {
 221   ; CHECK: immarg operand has non-immediate parameter
 222   ; CHECK-NEXT: i32 %arg0
 223   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.s.decperflevel(i32 %arg0)
 224   %val = call i32 @llvm.amdgcn.s.decperflevel(i32 %arg0)
 225   ret void
 226 }
 227
 228 declare i32 @llvm.amdgcn.ds.swizzle(i32, i32)
 229 define void @ds_swizzle(i32 %arg0, i32 %arg1) {
 230   ; CHECK: immarg operand has non-immediate parameter
 231   ; CHECK-NEXT: i32 %arg1
 232   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.ds.swizzle(i32 %arg0, i32 %arg1)
 233   %val = call i32 @llvm.amdgcn.ds.swizzle(i32 %arg0, i32 %arg1)
 234   ret void
 235 }
 236
 237 declare i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) nocapture, i32, i32, i32, i1, i32, i1, i1)
 238 define amdgpu_kernel void @ds_ordered_add(ptr addrspace(2) %gds, ptr addrspace(1) %out, i32 %var, i1 %bool) {
 239   ; CHECK: immarg operand has non-immediate parameter
 240   ; CHECK-NEXT: i32 %var
 241   ; CHECK-NEXT: %val0 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 %var, i32 0, i1 false, i32 1, i1 true, i1 true)
 242   %val0 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 %var, i32 0, i1 false, i32 1, i1 true, i1 true)
 243
 244   ; CHECK: immarg operand has non-immediate parameter
 245   ; CHECK-NEXT: i32 %var
 246   ; CHECK-NEXT: %val1 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 %var, i1 false, i32 1, i1 true, i1 true)
 247   %val1 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 %var, i1 false, i32 1, i1 true, i1 true)
 248
 249   ; CHECK: immarg operand has non-immediate parameter
 250   ; CHECK-NEXT: i1 %bool
 251   ; CHECK-NEXT: %val2 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 %bool, i32 1, i1 true, i1 true)
 252   %val2 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 %bool, i32 1, i1 true, i1 true)
 253
 254   ; CHECK: immarg operand has non-immediate parameter
 255   ; CHECK-NEXT: i32 %var
 256   ; CHECK-NEXT: %val3 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 %var, i1 true, i1 true)
 257   %val3 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 %var, i1 true, i1 true)
 258
 259   ; CHECK: immarg operand has non-immediate parameter
 260   ; CHECK-NEXT: i1 %bool
 261   ; CHECK-NEXT: %val4 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 %bool, i1 true)
 262   %val4 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 %bool, i1 true)
 263
 264   ; CHECK: immarg operand has non-immediate parameter
 265   ; CHECK-NEXT: i1 %bool
 266   ; CHECK-NEXT: %val5 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 true, i1 %bool)
 267   %val5 = call i32 @llvm.amdgcn.ds.ordered.add(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 true, i1 %bool)
 268   ret void
 269 }
 270
 271 declare i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) nocapture, i32, i32, i32, i1, i32, i1, i1)
 272 define amdgpu_kernel void @ds_ordered_swap(ptr addrspace(2) %gds, ptr addrspace(1) %out, i32 %var, i1 %bool) {
 273   ; CHECK: immarg operand has non-immediate parameter
 274   ; CHECK-NEXT: i32 %var
 275   ; CHECK-NEXT: %val0 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 %var, i32 0, i1 false, i32 1, i1 true, i1 true)
 276   %val0 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 %var, i32 0, i1 false, i32 1, i1 true, i1 true)
 277
 278   ; CHECK: immarg operand has non-immediate parameter
 279   ; CHECK-NEXT: i32 %var
 280   ; CHECK-NEXT: %val1 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 %var, i1 false, i32 1, i1 true, i1 true)
 281   %val1 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 %var, i1 false, i32 1, i1 true, i1 true)
 282
 283   ; CHECK: immarg operand has non-immediate parameter
 284   ; CHECK-NEXT: i1 %bool
 285   ; CHECK-NEXT: %val2 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 %bool, i32 1, i1 true, i1 true)
 286   %val2 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 %bool, i32 1, i1 true, i1 true)
 287
 288   ; CHECK: immarg operand has non-immediate parameter
 289   ; CHECK-NEXT: i32 %var
 290   ; CHECK-NEXT: %val3 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 %var, i1 true, i1 true)
 291   %val3 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 %var, i1 true, i1 true)
 292
 293   ; CHECK: immarg operand has non-immediate parameter
 294   ; CHECK-NEXT: i1 %bool
 295   ; CHECK-NEXT: %val4 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 %bool, i1 true)
 296   %val4 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 %bool, i1 true)
 297
 298   ; CHECK: immarg operand has non-immediate parameter
 299   ; CHECK-NEXT: i1 %bool
 300   ; CHECK-NEXT: %val5 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 true, i1 %bool)
 301   %val5 = call i32 @llvm.amdgcn.ds.ordered.swap(ptr addrspace(2) %gds, i32 31, i32 0, i32 0, i1 false, i32 1, i1 true, i1 %bool)
 302   ret void
 303 }
 304
 305 declare i32 @llvm.amdgcn.mov.dpp.i32(i32, i32, i32, i32, i1)
 306 define amdgpu_kernel void @mov_dpp_test(ptr addrspace(1) %out, i32 %in1, i32 %var, i1 %bool) {
 307   ; CHECK: immarg operand has non-immediate parameter
 308   ; CHECK-NEXT: i32 %var
 309   ; CHECK-NEXT: %val0 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 %var, i32 1, i32 1, i1 true)
 310   %val0 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 %var, i32 1, i32 1, i1 1)
 311
 312   ; CHECK: immarg operand has non-immediate parameter
 313   ; CHECK-NEXT: i32 %var
 314   ; CHECK-NEXT: %val1 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 1, i32 %var, i32 1, i1 true)
 315   %val1 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 1, i32 %var, i32 1, i1 1)
 316
 317   ; CHECK: immarg operand has non-immediate parameter
 318   ; CHECK-NEXT: i32 %var
 319   ; CHECK-NEXT: %val2 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 1, i32 1, i32 %var, i1 true)
 320   %val2 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 1, i32 1, i32 %var, i1 1)
 321
 322   ; CHECK: immarg operand has non-immediate parameter
 323   ; CHECK-NEXT: i1 %bool
 324   ; CHECK-NEXT: %val3 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 1, i32 1, i32 1, i1 %bool)
 325   %val3 = call i32 @llvm.amdgcn.mov.dpp.i32(i32 %in1, i32 1, i32 1, i32 1, i1 %bool)
 326   ret void
 327 }
 328
 329 declare i32 @llvm.amdgcn.update.dpp.i32(i32, i32, i32, i32, i32, i1)
 330 define amdgpu_kernel void @update_dpp_test(ptr addrspace(1) %out, i32 %in1, i32 %in2, i32 %var, i1 %bool) {
 331   ; CHECK: immarg operand has non-immediate parameter
 332   ; CHECK-NEXT: i32 %var
 333   ; CHECK-NEXT: %val0 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 %var, i32 1, i32 1, i1 true)
 334   %val0 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 %var, i32 1, i32 1, i1 1)
 335
 336   ; CHECK: immarg operand has non-immediate parameter
 337   ; CHECK-NEXT: i32 %var
 338   ; CHECK-NEXT: %val1 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 1, i32 %var, i32 1, i1 true)
 339   %val1 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 1, i32 %var, i32 1, i1 1)
 340
 341   ; CHECK: immarg operand has non-immediate parameter
 342   ; CHECK-NEXT: i32 %var
 343   ; CHECK-NEXT: %val2 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 1, i32 1, i32 %var, i1 true)
 344   %val2 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 1, i32 1, i32 %var, i1 1)
 345
 346   ; CHECK: immarg operand has non-immediate parameter
 347   ; CHECK-NEXT: i1 %bool
 348   ; CHECK-NEXT: %val3 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 1, i32 1, i32 1, i1 %bool)
 349   %val3 = call i32 @llvm.amdgcn.update.dpp.i32(i32 %in1, i32 %in2, i32 1, i32 1, i32 1, i1 %bool)
 350   ret void
 351 }
 352
 353 declare <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32, i32, <8 x i32>, i32, i32)
 354 define amdgpu_ps void @load_1d(<8 x i32> inreg %rsrc, i32 %s, i32 %var) {
 355   ; CHECK: immarg operand has non-immediate parameter
 356   ; CHECK-NEXT: i32 %var
 357   ; CHECK-NEXT: %val0 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32 %var, i32 %s, <8 x i32> %rsrc, i32 0, i32 0)
 358   %val0 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32 %var, i32 %s, <8 x i32> %rsrc, i32 0, i32 0)
 359
 360   ; CHECK: immarg operand has non-immediate parameter
 361   ; CHECK-NEXT: i32 %var
 362   ; CHECK-NEXT: %val1 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 %var, i32 0)
 363   %val1 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 %var, i32 0)
 364
 365   ; CHECK: immarg operand has non-immediate parameter
 366   ; CHECK-NEXT: i32 %var
 367   ; CHECK-NEXT: %val2 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 0, i32 %var)
 368   %val2 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 0, i32 %var)
 369   ret void
 370 }
 371
 372 declare {<4 x float>,i32} @llvm.amdgcn.image.load.1d.v4f32i32.i32(i32, i32, <8 x i32>, i32, i32)
 373 define amdgpu_ps void @load_1d_tfe(<8 x i32> inreg %rsrc, ptr addrspace(1) inreg %out, i32 %s, i32 %val) {
 374   ; CHECK: immarg operand has non-immediate parameter
 375   ; CHECK-NEXT: i32 %val
 376   ; CHECK-NEXT: %val0 = call { <4 x float>, i32 } @llvm.amdgcn.image.load.1d.sl_v4f32i32s.i32(i32 %val, i32 %s, <8 x i32> %rsrc, i32 1, i32 0)
 377   %val0 = call {<4 x float>, i32} @llvm.amdgcn.image.load.1d.v4f32i32.i32(i32 %val, i32 %s, <8 x i32> %rsrc, i32 1, i32 0)
 378
 379   ; CHECK: immarg operand has non-immediate parameter
 380   ; CHECK-NEXT: i32 %val
 381   ; CHECK-NEXT: %val1 = call { <4 x float>, i32 } @llvm.amdgcn.image.load.1d.sl_v4f32i32s.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 %val, i32 0)
 382   %val1 = call {<4 x float>, i32} @llvm.amdgcn.image.load.1d.v4f32i32.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 %val, i32 0)
 383
 384   ; CHECK: immarg operand has non-immediate parameter
 385   ; CHECK-NEXT: i32 %val
 386   ; CHECK-NEXT: %val2 = call { <4 x float>, i32 } @llvm.amdgcn.image.load.1d.sl_v4f32i32s.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 1, i32 %val)
 387   %val2 = call {<4 x float>, i32} @llvm.amdgcn.image.load.1d.v4f32i32.i32(i32 15, i32 %s, <8 x i32> %rsrc, i32 1, i32 %val)
 388   ret void
 389 }
 390
 391 declare {<4 x float>, i32} @llvm.amdgcn.image.sample.1d.v4f32i32.f32(i32, float, <8 x i32>, <4 x i32>, i1, i32, i32)
 392 define amdgpu_ps void @sample_1d_tfe(<8 x i32> inreg %rsrc, <4 x i32> inreg %samp, ptr addrspace(1) inreg %out, float %s, i32 %var, i1 %bool) {
 393   ; CHECK: immarg operand has non-immediate parameter
 394   ; CHECK-NEXT: i32 %var
 395   ; CHECK-NEXT: %val0 = call { <4 x float>, i32 } @llvm.amdgcn.image.sample.1d.sl_v4f32i32s.f32(i32 %var, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 1, i32 0)
 396   %val0 = call {<4 x float>, i32} @llvm.amdgcn.image.sample.1d.v4f32i32.f32(i32 %var, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 1, i32 0)
 397
 398   ; CHECK: immarg operand has non-immediate parameter
 399   ; CHECK-NEXT: i1 %bool
 400   ; CHECK-NEXT: %val1 = call { <4 x float>, i32 } @llvm.amdgcn.image.sample.1d.sl_v4f32i32s.f32(i32 16, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 %bool, i32 1, i32 0)
 401   %val1 = call {<4 x float>, i32} @llvm.amdgcn.image.sample.1d.v4f32i32.f32(i32 16, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 %bool, i32 1, i32 0)
 402
 403   ; CHECK: immarg operand has non-immediate parameter
 404   ; CHECK-NEXT: i32 %var
 405   ; CHECK-NEXT: %val2 = call { <4 x float>, i32 } @llvm.amdgcn.image.sample.1d.sl_v4f32i32s.f32(i32 16, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 %var, i32 0)
 406   %val2 = call {<4 x float>, i32} @llvm.amdgcn.image.sample.1d.v4f32i32.f32(i32 16, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 %var, i32 0)
 407
 408   ; CHECK: immarg operand has non-immediate parameter
 409   ; CHECK-NEXT: i32 %var
 410   ; CHECK-NEXT: %val3 = call { <4 x float>, i32 } @llvm.amdgcn.image.sample.1d.sl_v4f32i32s.f32(i32 %var, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 1, i32 %var)
 411   %val3 = call {<4 x float>, i32} @llvm.amdgcn.image.sample.1d.v4f32i32.f32(i32 %var, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 1, i32 %var)
 412   ret void
 413 }
 414
 415 declare <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16(i32, i16, <8 x i32>, i32, i32)
 416 define amdgpu_ps void @load_1d_a16(<8 x i32> inreg %rsrc, <2 x i16> %coords, i16 %s, i32 %var) {
 417   ; CHECK: immarg operand has non-immediate parameter
 418   ; CHECK-NEXT: i32 %var
 419   ; CHECK-NEXT: %val0 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16(i32 %var, i16 %s, <8 x i32> %rsrc, i32 0, i32 0)
 420   %val0 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16(i32 %var, i16 %s, <8 x i32> %rsrc, i32 0, i32 0)
 421
 422   ; CHECK: immarg operand has non-immediate parameter
 423   ; CHECK-NEXT: i32 %var
 424   ; CHECK-NEXT: %val1 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16(i32 15, i16 %s, <8 x i32> %rsrc, i32 %var, i32 0)
 425   %val1 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16(i32 15, i16 %s, <8 x i32> %rsrc, i32 %var, i32 0)
 426
 427   ; CHECK: immarg operand has non-immediate parameter
 428   ; CHECK-NEXT: i32 %var
 429   ; CHECK-NEXT: %val2 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16(i32 15, i16 %s, <8 x i32> %rsrc, i32 0, i32 %var)
 430   %val2 = call <4 x float> @llvm.amdgcn.image.load.1d.v4f32.i16(i32 15, i16 %s, <8 x i32> %rsrc, i32 0, i32 %var)
 431   ret void
 432 }
 433
 434 declare i32 @llvm.amdgcn.raw.buffer.atomic.swap.i32(i32, <4 x i32>, i32, i32, i32)
 435 define amdgpu_ps void @raw_buffer_atomic_swap(<4 x i32> inreg %rsrc, i32 %data, i32 %var) {
 436   ; CHECK: immarg operand has non-immediate parameter
 437   ; CHECK-NEXT: i32 %var
 438   ; CHECK-NEXT: %val2 = call i32 @llvm.amdgcn.raw.buffer.atomic.swap.i32(i32 %data, <4 x i32> %rsrc, i32 0, i32 0, i32 %var)
 439   %val2 = call i32 @llvm.amdgcn.raw.buffer.atomic.swap.i32(i32 %data, <4 x i32> %rsrc, i32 0, i32 0, i32 %var)
 440   ret void
 441 }
 442
 443 declare i32 @llvm.amdgcn.image.atomic.swap.1d.i32.i32(i32, i32, <8 x i32>, i32, i32)
 444 define amdgpu_ps void @atomic_swap_1d(<8 x i32> inreg %rsrc, i32 %data, i32 %s, i32 %val) {
 445   ; CHECK: immarg operand has non-immediate parameter
 446   ; CHECK-NEXT: i32 %val
 447   ; CHECK-NEXT: %val0 = call i32 @llvm.amdgcn.image.atomic.swap.1d.i32.i32(i32 %data, i32 %s, <8 x i32> %rsrc, i32 %val, i32 0)
 448   %val0 = call i32 @llvm.amdgcn.image.atomic.swap.1d.i32.i32(i32 %data, i32 %s, <8 x i32> %rsrc, i32 %val, i32 0)
 449
 450   ; CHECK: immarg operand has non-immediate parameter
 451   ; CHECK-NEXT: i32 %val
 452   ; CHECK-NEXT: %val1 = call i32 @llvm.amdgcn.image.atomic.swap.1d.i32.i32(i32 %data, i32 %s, <8 x i32> %rsrc, i32 0, i32 %val)
 453   %val1 = call i32 @llvm.amdgcn.image.atomic.swap.1d.i32.i32(i32 %data, i32 %s, <8 x i32> %rsrc, i32 0, i32 %val)
 454   ret void
 455 }
 456
 457 declare i32 @llvm.amdgcn.image.atomic.cmpswap.1d.i32.i32(i32, i32, i32, <8 x i32>, i32, i32) #0
 458 define amdgpu_ps void @atomic_cmpswap_1d(<8 x i32> inreg %rsrc, i32 %cmp, i32 %swap, i32 %s, i32 %val) {
 459   ; CHECK: immarg operand has non-immediate parameter
 460   ; CHECK-NEXT: i32 %val
 461   ; CHECK-NEXT: %val0 = call i32 @llvm.amdgcn.image.atomic.cmpswap.1d.i32.i32(i32 %cmp, i32 %swap, i32 %s, <8 x i32> %rsrc, i32 %val, i32 0)
 462   %val0 = call i32 @llvm.amdgcn.image.atomic.cmpswap.1d.i32.i32(i32 %cmp, i32 %swap, i32 %s, <8 x i32> %rsrc, i32 %val, i32 0)
 463
 464   ; CHECK: immarg operand has non-immediate parameter
 465   ; CHECK-NEXT: i32 %val
 466   ; CHECK-NEXT: %val1 = call i32 @llvm.amdgcn.image.atomic.cmpswap.1d.i32.i32(i32 %cmp, i32 %swap, i32 %s, <8 x i32> %rsrc, i32 0, i32 %val)
 467   %val1 = call i32 @llvm.amdgcn.image.atomic.cmpswap.1d.i32.i32(i32 %cmp, i32 %swap, i32 %s, <8 x i32> %rsrc, i32 0, i32 %val)
 468   ret void
 469 }
 470
 471 declare float @llvm.amdgcn.fdot2(<2 x half>, <2 x half>, float, i1)
 472 define float @test_fdot2(<2 x half> %arg0, <2 x half> %arg1, float %arg2, i1 %arg3) {
 473   ; CHECK: immarg operand has non-immediate parameter
 474   ; CHECK-NEXT: i1 %arg3
 475   ; CHECK-NEXT: %val = call float @llvm.amdgcn.fdot2(<2 x half> %arg0, <2 x half> %arg1, float %arg2, i1 %arg3)
 476   %val = call float @llvm.amdgcn.fdot2(<2 x half> %arg0, <2 x half> %arg1, float %arg2, i1 %arg3)
 477   ret float %val
 478 }
 479
 480 declare i32 @llvm.amdgcn.sdot2(<2 x i16>, <2 x i16>, i32, i1)
 481 define i32 @test_sdot2(<2 x i16> %arg0, <2 x i16> %arg1, i32 %arg2, i1 %arg3) {
 482   ; CHECK: immarg operand has non-immediate parameter
 483   ; CHECK-NEXT: i1 %arg3
 484   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.sdot2(<2 x i16> %arg0, <2 x i16> %arg1, i32 %arg2, i1 %arg3)
 485   %val = call i32 @llvm.amdgcn.sdot2(<2 x i16> %arg0, <2 x i16> %arg1, i32 %arg2, i1 %arg3)
 486   ret i32 %val
 487 }
 488
 489 declare i32 @llvm.amdgcn.udot2(<2 x i16>, <2 x i16>, i32, i1)
 490 define i32 @test_udot2(<2 x i16> %arg0, <2 x i16> %arg1, i32 %arg2, i1 %arg3) {
 491   ; CHECK: immarg operand has non-immediate parameter
 492   ; CHECK-NEXT: i1 %arg3
 493   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.udot2(<2 x i16> %arg0, <2 x i16> %arg1, i32 %arg2, i1 %arg3)
 494   %val = call i32 @llvm.amdgcn.udot2(<2 x i16> %arg0, <2 x i16> %arg1, i32 %arg2, i1 %arg3)
 495   ret i32 %val
 496 }
 497
 498 declare i32 @llvm.amdgcn.sdot4(i32, i32, i32, i1)
 499 define i32 @test_sdot4(i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3) {
 500   ; CHECK: immarg operand has non-immediate parameter
 501   ; CHECK-NEXT: i1 %arg3
 502   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.sdot4(i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3)
 503   %val = call i32 @llvm.amdgcn.sdot4(i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3)
 504   ret i32 %val
 505 }
 506
 507 declare i32 @llvm.amdgcn.udot4(i32, i32, i32, i1)
 508 define i32 @test_udot4(i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3) {
 509   ; CHECK: immarg operand has non-immediate parameter
 510   ; CHECK-NEXT: i1 %arg3
 511   ; CHECK-NEXT: %val = call i32 @llvm.amdgcn.udot4(i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3)
 512   %val = call i32 @llvm.amdgcn.udot4(i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3)
 513   ret i32 %val
 514 }
 515
 516 declare i32 @llvm.amdgcn.permlane16(i32, i32, i32, i32, i1, i1)
 517 define i32 @test_permlane16(ptr addrspace(1) %out, i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i1 %arg4) {
 518   ; CHECK: immarg operand has non-immediate parameter
 519   ; CHECK-NEXT: i1 %arg3
 520   ; CHECK-NEXT: %v1 = call i32 @llvm.amdgcn.permlane16(i32 %arg0, i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i1 false)
 521   %v1 = call i32 @llvm.amdgcn.permlane16(i32 %arg0, i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i1 false)
 522
 523   ; CHECK: immarg operand has non-immediate parameter
 524   ; CHECK-NEXT: i1 %arg4
 525   ; CHECK-NEXT: call i32 @llvm.amdgcn.permlane16(i32 %v2, i32 %arg0, i32 %arg1, i32 %arg2, i1 false, i1 %arg4)
 526   %v2 = call i32 @llvm.amdgcn.permlane16(i32 %v2, i32 %arg0, i32 %arg1, i32 %arg2, i1 false, i1 %arg4)
 527   ret i32 %v2
 528 }
 529
 530 declare i32 @llvm.amdgcn.permlanex16(i32, i32, i32, i32, i1, i1)
 531 define i32 @test_permlanex16(ptr addrspace(1) %out, i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i1 %arg4) {
 532   ; CHECK: immarg operand has non-immediate parameter
 533   ; CHECK-NEXT: i1 %arg3
 534   ; CHECK-NEXT: %v1 = call i32 @llvm.amdgcn.permlanex16(i32 %arg0, i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i1 false)
 535   %v1 = call i32 @llvm.amdgcn.permlanex16(i32 %arg0, i32 %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i1 false)
 536
 537   ; CHECK: immarg operand has non-immediate parameter
 538   ; CHECK-NEXT: i1 %arg4
 539   ; CHECK-NEXT: call i32 @llvm.amdgcn.permlanex16(i32 %v2, i32 %arg0, i32 %arg1, i32 %arg2, i1 false, i1 %arg4)
 540   %v2 = call i32 @llvm.amdgcn.permlanex16(i32 %v2, i32 %arg0, i32 %arg1, i32 %arg2, i1 false, i1 %arg4)
 541   ret i32 %v2
 542 }
 543
 544 declare float @llvm.amdgcn.interp.p1(float, i32, i32, i32)
 545 define void @test_interp_p1(float %arg0, i32 %arg1, i32 %arg2, i32 %arg3) {
 546   ; CHECK: immarg operand has non-immediate parameter
 547   ; CHECK-NEXT: i32 %arg1
 548   ; CHECK-NEXT: %val0 = call float @llvm.amdgcn.interp.p1(float %arg0, i32 %arg1, i32 0, i32 0)
 549   %val0 = call float @llvm.amdgcn.interp.p1(float %arg0, i32 %arg1, i32 0, i32 0)
 550   store volatile float %val0, ptr addrspace(1) undef
 551
 552   ; CHECK: immarg operand has non-immediate parameter
 553   ; CHECK-NEXT: i32 %arg2
 554   ; CHECK-NEXT: %val1 = call float @llvm.amdgcn.interp.p1(float %arg0, i32 0, i32 %arg2, i32 0)
 555   %val1 = call float @llvm.amdgcn.interp.p1(float %arg0, i32 0, i32 %arg2, i32 0)
 556   store volatile float %val1, ptr addrspace(1) undef
 557   ret void
 558 }
 559
 560 declare float @llvm.amdgcn.interp.p2(float, float, i32, i32, i32)
 561 define void @test_interp_p2(float %arg0, float %arg1, i32 %arg2, i32 %arg3, i32 %arg4) {
 562   ; CHECK: immarg operand has non-immediate parameter
 563   ; CHECK-NEXT: i32 %arg2
 564   ; CHECK-NEXT: %val0 = call float @llvm.amdgcn.interp.p2(float %arg0, float %arg1, i32 %arg2, i32 0, i32 0)
 565
 566   %val0 = call float @llvm.amdgcn.interp.p2(float %arg0, float %arg1, i32 %arg2, i32 0, i32 0)
 567   store volatile float %val0, ptr addrspace(1) undef
 568
 569   ; CHECK: immarg operand has non-immediate parameter
 570   ; CHECK-NEXT: i32 %arg3
 571   ; CHECK-NEXT: %val1 = call float @llvm.amdgcn.interp.p2(float %arg0, float %arg1, i32 0, i32 %arg3, i32 0)
 572   %val1 = call float @llvm.amdgcn.interp.p2(float %arg0, float %arg1, i32 0, i32 %arg3, i32 0)
 573   store volatile float %val1, ptr addrspace(1) undef
 574   ret void
 575 }
 576
 577 declare float @llvm.amdgcn.interp.mov(i32, i32, i32, i32)
 578 define void @test_interp_mov(i32 %arg0, i32 %arg1, i32 %arg2, i32 %arg3) {
 579   ; CHECK: immarg operand has non-immediate parameter
 580   ; CHECK-NEXT: i32 %arg0
 581   ; CHECK-NEXT: %val0 = call float @llvm.amdgcn.interp.mov(i32 %arg0, i32 0, i32 0, i32 0)
 582   %val0 = call float @llvm.amdgcn.interp.mov(i32 %arg0, i32 0, i32 0, i32 0)
 583   store volatile float %val0, ptr addrspace(1) undef
 584
 585   ; CHECK: immarg operand has non-immediate parameter
 586   ; CHECK-NEXT: i32 %arg1
 587   ; CHECK-NEXT: %val1 = call float @llvm.amdgcn.interp.mov(i32 0, i32 %arg1, i32 0, i32 0)
 588   %val1 = call float @llvm.amdgcn.interp.mov(i32 0, i32 %arg1, i32 0, i32 0)
 589   store volatile float %val1, ptr addrspace(1) undef
 590
 591   ; CHECK: immarg operand has non-immediate parameter
 592   ; CHECK-NEXT: i32 %arg2
 593   ; CHECK-NEXT: %val2 = call float @llvm.amdgcn.interp.mov(i32 0, i32 0, i32 %arg2, i32 0)
 594   %val2 = call float @llvm.amdgcn.interp.mov(i32 0, i32 0, i32 %arg2, i32 0)
 595   store volatile float %val2, ptr addrspace(1) undef
 596
 597   ret void
 598 }
 599
 600 declare float @llvm.amdgcn.interp.p1.f16(float, i32, i32, i1, i32)
 601 define void @test_interp_p1_f16(float %arg0, i32 %arg1, i32 %arg2, i1 %arg3, i32 %arg4) {
 602   ; CHECK: immarg operand has non-immediate parameter
 603   ; CHECK-NEXT: i32 %arg1
 604   ; CHECK-NEXT:%val0 = call float @llvm.amdgcn.interp.p1.f16(float %arg0, i32 %arg1, i32 2, i1 false, i32 %arg4)
 605   %val0 = call float @llvm.amdgcn.interp.p1.f16(float %arg0, i32 %arg1, i32 2, i1 0, i32 %arg4)
 606   store volatile float %val0, ptr addrspace(1) undef
 607
 608   ; CHECK: immarg operand has non-immediate parameter
 609   ; CHECK-NEXT:i32 %arg2
 610   ; CHECK-NEXT:  %val1 = call float @llvm.amdgcn.interp.p1.f16(float %arg0, i32 0, i32 %arg2, i1 false, i32 %arg4)
 611   %val1 = call float @llvm.amdgcn.interp.p1.f16(float %arg0, i32 0, i32 %arg2, i1 0, i32 %arg4)
 612   store volatile float %val1, ptr addrspace(1) undef
 613
 614   ; CHECK: immarg operand has non-immediate parameter
 615   ; CHECK-NEXT:i1 %arg3
 616   ; CHECK-NEXT:  %val2 = call float @llvm.amdgcn.interp.p1.f16(float %arg0, i32 0, i32 0, i1 %arg3, i32 %arg4)
 617   %val2 = call float @llvm.amdgcn.interp.p1.f16(float %arg0, i32 0, i32 0, i1 %arg3, i32 %arg4)
 618   store volatile float %val2, ptr addrspace(1) undef
 619
 620   ret void
 621 }
 622
 623 declare half @llvm.amdgcn.interp.p2.f16(float, float, i32, i32, i1, i32)
 624 define void @test_interp_p2_f16(float %arg0, float %arg1, i32 %arg2, i32 %arg3, i1 %arg4, i32 %arg5) {
 625   ; CHECK: immarg operand has non-immediate parameter
 626   ; CHECK-NEXT: i32 %arg2
 627   ; CHECK-NEXT: %val0 = call half @llvm.amdgcn.interp.p2.f16(float %arg0, float %arg1, i32 %arg2, i32 2, i1 false, i32 %arg5)
 628   %val0 = call half @llvm.amdgcn.interp.p2.f16(float %arg0, float %arg1, i32 %arg2, i32 2, i1 false, i32 %arg5)
 629   store volatile half %val0, ptr addrspace(1) undef
 630
 631   ; CHECK: immarg operand has non-immediate parameter
 632   ; CHECK-NEXT: i32 %arg3
 633   ; CHECK-NEXT: %val1 = call half @llvm.amdgcn.interp.p2.f16(float %arg0, float %arg1, i32 0, i32 %arg3, i1 false, i32 %arg5)
 634   %val1 = call half @llvm.amdgcn.interp.p2.f16(float %arg0, float %arg1, i32 0, i32 %arg3, i1 false, i32 %arg5)
 635   store volatile half %val1, ptr addrspace(1) undef
 636
 637   ; CHECK: immarg operand has non-immediate parameter
 638   ; CHECK-NEXT: i1 %arg4
 639   ; CHECK-NEXT: %val2 = call half @llvm.amdgcn.interp.p2.f16(float %arg0, float %arg1, i32 0, i32 0, i1 %arg4, i32 %arg5)
 640   %val2 = call half @llvm.amdgcn.interp.p2.f16(float %arg0, float %arg1, i32 0, i32 0, i1 %arg4, i32 %arg5)
 641   store volatile half %val2, ptr addrspace(1) undef
 642
 643   ret void
 644 }
 645
 646 declare <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float, float, <32 x i32>, i32, i32, i32)
 647 define void @test_mfma_f32_32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 %arg3, i32 %arg4, i32 %arg5) {
 648   ; CHECK: immarg operand has non-immediate parameter
 649   ; CHECK-NEXT: i32 %arg3
 650   ; CHECK-NEXT: %val0 = call <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 %arg3, i32 2, i32 3)
 651   %val0 = call <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 %arg3, i32 2, i32 3)
 652   store volatile <32 x i32> %val0, ptr addrspace(1) undef
 653
 654   ; CHECK: immarg operand has non-immediate parameter
 655   ; CHECK-NEXT: i32 %arg4
 656   ; CHECK-NEXT: %val1 = call <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 1, i32 %arg4, i32 3)
 657   %val1 = call <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 1, i32 %arg4, i32 3)
 658   store volatile <32 x i32> %val1, ptr addrspace(1) undef
 659
 660   ; CHECK: immarg operand has non-immediate parameter
 661   ; CHECK-NEXT: i32 %arg5
 662   ; CHECK-NEXT: %val2 = call <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 1, i32 2, i32 %arg5)
 663   %val2 = call <32 x i32> @llvm.amdgcn.mfma.f32.32x32x1f32(float %arg0, float %arg1, <32 x i32> %arg2, i32 1, i32 2, i32 %arg5)
 664   store volatile <32 x i32> %val2, ptr addrspace(1) undef
 665
 666   ret void
 667 }
 668
 669 declare void @llvm.amdgcn.buffer.atomic.fadd.f32(float, <4 x i32>, i32, i32, i1)
 670 define amdgpu_cs void @test_buffer_atomic_fadd(float %val, <4 x i32> inreg %rsrc, i32 %vindex, i32 %offset, i1 %slc) {
 671   ; CHECK: immarg operand has non-immediate parameter
 672   ; CHECK-NEXT: i1 %slc
 673   ; CHECK-ENXT: call void @llvm.amdgcn.buffer.atomic.fadd.f32(float %val, <4 x i32> %rsrc, i32 %vindex, i32 %offset, i1 %slc)
 674   call void @llvm.amdgcn.buffer.atomic.fadd.f32(float %val, <4 x i32> %rsrc, i32 %vindex, i32 %offset, i1 %slc)
 675   ret void
 676 }