[AMDGPU] Add True16 register classes.
[llvm-project.git] / llvm / test / Analysis / LoopAccessAnalysis / store-to-invariant-check2.ll
blobd0b08ac978ac37da89b8dbd4c6184323d783e82b
1 ; RUN: opt -passes='print<access-info>' -disable-output  < %s 2>&1 | FileCheck %s
3 ; Test to confirm LAA will not find store to invariant address.
4 ; Inner loop has no store to invariant address.
6 ;  for(; i < itr; i++) {
7 ;    for(; j < itr; j++) {
8 ;      var2[j] = var2[j] + var1[i];
9 ;    }
10 ;  }
12 ; CHECK: Non vectorizable stores to invariant address were not found in loop.
13 ; CHECK-NOT: Non vectorizable stores to invariant address were found in loop.
16 define i32 @foo(ptr nocapture readonly %var1, ptr nocapture %var2, i32 %itr) #0 {
17 entry:
18   %cmp20 = icmp eq i32 %itr, 0
19   br i1 %cmp20, label %for.end10, label %for.cond1.preheader
21 for.cond1.preheader:                              ; preds = %entry, %for.inc8
22   %indvars.iv23 = phi i64 [ %indvars.iv.next24, %for.inc8 ], [ 0, %entry ]
23   %j.022 = phi i32 [ %j.1.lcssa, %for.inc8 ], [ 0, %entry ]
24   %cmp218 = icmp ult i32 %j.022, %itr
25   br i1 %cmp218, label %for.body3.lr.ph, label %for.inc8
27 for.body3.lr.ph:                                  ; preds = %for.cond1.preheader
28   %arrayidx5 = getelementptr inbounds i32, ptr %var1, i64 %indvars.iv23
29   %0 = zext i32 %j.022 to i64
30   br label %for.body3
32 for.body3:                                        ; preds = %for.body3, %for.body3.lr.ph
33   %indvars.iv = phi i64 [ %0, %for.body3.lr.ph ], [ %indvars.iv.next, %for.body3 ]
34   %arrayidx = getelementptr inbounds i32, ptr %var2, i64 %indvars.iv
35   %1 = load i32, ptr %arrayidx, align 4
36   %2 = load i32, ptr %arrayidx5, align 4
37   %add = add nsw i32 %2, %1
38   store i32 %add, ptr %arrayidx, align 4
39   %indvars.iv.next = add nuw nsw i64 %indvars.iv, 1
40   %lftr.wideiv = trunc i64 %indvars.iv.next to i32
41   %exitcond = icmp eq i32 %lftr.wideiv, %itr
42   br i1 %exitcond, label %for.inc8, label %for.body3
44 for.inc8:                                         ; preds = %for.body3, %for.cond1.preheader
45   %j.1.lcssa = phi i32 [ %j.022, %for.cond1.preheader ], [ %itr, %for.body3 ]
46   %indvars.iv.next24 = add nuw nsw i64 %indvars.iv23, 1
47   %lftr.wideiv25 = trunc i64 %indvars.iv.next24 to i32
48   %exitcond26 = icmp eq i32 %lftr.wideiv25, %itr
49   br i1 %exitcond26, label %for.end10, label %for.cond1.preheader
51 for.end10:                                        ; preds = %for.inc8, %entry
52   ret i32 undef