[AMDGPU] Add True16 register classes.
[llvm-project.git] / llvm / test / CodeGen / AMDGPU / global-constant.ll
blob2bd2888aaa5ef690602cf20c3f8c58d163a1afeb
1 ; RUN: llc -mtriple=amdgcn--amdpal -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
2 ; RUN: llc -mtriple=amdgcn-- -mcpu=kaveri -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
3 ; RUN: llc -mtriple=amdgcn-mesa-mesa3d -mcpu=kaveri -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
4 ; RUN: llc -mtriple=amdgcn--amdhsa -mcpu=kaveri -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
5 ; RUN: llc -mtriple=r600-- -mcpu=cypress -verify-machineinstrs < %s | FileCheck -check-prefix=R600 %s
7 @private1 = private unnamed_addr addrspace(4) constant [4 x float] [float 0.0, float 1.0, float 2.0, float 3.0]
8 @private2 = private unnamed_addr addrspace(4) constant [4 x float] [float 4.0, float 5.0, float 6.0, float 7.0]
9 @available_externally = available_externally addrspace(4) global [256 x i32] zeroinitializer
11 ; GCN-LABEL: {{^}}private_test:
12 ; GCN: s_getpc_b64 s[[[PC0_LO:[0-9]+]]:[[PC0_HI:[0-9]+]]]
14 ; Non-R600 OSes use relocations.
15 ; GCN: s_add_u32 s{{[0-9]+}}, s[[PC0_LO]], private1@rel32@lo+4
16 ; GCN: s_addc_u32 s{{[0-9]+}}, s[[PC0_HI]], private1@rel32@hi+12
17 ; GCN: s_getpc_b64 s[[[PC1_LO:[0-9]+]]:[[PC1_HI:[0-9]+]]]
18 ; GCN: s_add_u32 s{{[0-9]+}}, s[[PC1_LO]], private2@rel32@lo+4
19 ; GCN: s_addc_u32 s{{[0-9]+}}, s[[PC1_HI]], private2@rel32@hi+12
21 ; R600-LABEL: private_test
22 define amdgpu_kernel void @private_test(i32 %index, ptr addrspace(1) %out) {
23   %ptr = getelementptr [4 x float], ptr addrspace(4) @private1, i32 0, i32 %index
24   %val = load float, ptr addrspace(4) %ptr
25   store volatile float %val, ptr addrspace(1) %out
26   %ptr2 = getelementptr [4 x float], ptr addrspace(4) @private2, i32 0, i32 %index
27   %val2 = load float, ptr addrspace(4) %ptr2
28   store volatile float %val2, ptr addrspace(1) %out
29   ret void
32 ; GCN-LABEL: {{^}}available_externally_test:
33 ; GCN: s_getpc_b64 s[[[PC0_LO:[0-9]+]]:[[PC0_HI:[0-9]+]]]
34 ; GCN: s_add_u32 s{{[0-9]+}}, s[[PC0_LO]], available_externally@gotpcrel32@lo+4
35 ; GCN: s_addc_u32 s{{[0-9]+}}, s[[PC0_HI]], available_externally@gotpcrel32@hi+12
36 ; R600-LABEL: available_externally_test
37 define amdgpu_kernel void @available_externally_test(ptr addrspace(1) %out) {
38   %ptr = getelementptr [256 x i32], ptr addrspace(4) @available_externally, i32 0, i32 1
39   %val = load i32, ptr addrspace(4) %ptr
40   store i32 %val, ptr addrspace(1) %out
41   ret void
44 ; GCN: .section .rodata
45 ; R600: .text
47 ; GCN: private1:
48 ; GCN: private2:
49 ; R600: private1:
50 ; R600: private2: