llvm/test/CodeGen/AMDGPU/lo16-32bit-physreg-copy.mir

   1 # RUN: llc -march=amdgcn -mcpu=gfx900 -run-pass postrapseudos -amdgpu-fix-16-bit-physreg-copies -verify-machineinstrs %s -o - | FileCheck -check-prefix=GCN %s
   2
   3 # GCN-LABEL: name: lo16_to_v32
   4 # GCN: $vgpr1 = V_MOV_B32_e32 $vgpr0, implicit $exec
   5 name: lo16_to_v32
   6 tracksRegLiveness: true
   7 body:             |
   8   bb.0:
   9     $vgpr0 = IMPLICIT_DEF
  10     $vgpr1_lo16 = COPY $vgpr0
  11     S_ENDPGM 0
  12 ...
  13
  14 # GCN-LABEL: name: v32_to_lo16
  15 # GCN: $vgpr1 = V_MOV_B32_e32 $vgpr0, implicit $exec
  16 name: v32_to_lo16
  17 tracksRegLiveness: true
  18 body:             |
  19   bb.0:
  20     $vgpr0 = IMPLICIT_DEF
  21     $vgpr1 = COPY $vgpr0_lo16
  22     S_ENDPGM 0
  23 ...
  24
  25 # GCN-LABEL: name: samereg
  26 # GCN:      $vgpr0 = IMPLICIT_DEF
  27 # GCN-NEXT: BUNDLE
  28 # GCN-NEXT: S_ENDPGM
  29 name: samereg
  30 tracksRegLiveness: true
  31 body:             |
  32   bb.0:
  33     $vgpr0 = IMPLICIT_DEF
  34     $vgpr0 = COPY $vgpr0_lo16
  35     S_ENDPGM 0
  36 ...