llvm/test/MC/Disassembler/Sparc/sparc-special-registers.txt

   1 # RUN: llvm-mc --disassemble %s -triple=sparc-unknown-linux   | FileCheck %s --check-prefixes=CHECK,V8
   2 # RUN: llvm-mc --disassemble %s -triple=sparcv9-unknown-linux | FileCheck %s --check-prefixes=CHECK,V9
   3
   4 # CHECK: wr %g1, -2, %y
   5 0x81 0x80 0x7f 0xfe
   6
   7 # CHECK: rd %y, %i0
   8 0xb1 0x40 0x00 0x00
   9
  10 # CHECK: rd %asr1, %i0
  11 0xb1 0x40 0x40 0x00
  12
  13 # CHECK: wr %i0, 5, %y
  14 0x81 0x86 0x20 0x05
  15
  16 # CHECK: wr %i0, %i1, %asr15
  17 0x9f 0x86 0x00 0x19
  18
  19 # CHECK: rd %psr, %i0
  20 0xb1 0x48 0x00 0x00
  21
  22 # CHECK: rd %wim, %i0
  23 0xb1 0x50 0x00 0x00
  24
  25 # CHECK: rd %tbr, %i0
  26 0xb1 0x58 0x00 0x00
  27
  28 # CHECK: wr %i0, 5, %psr
  29 0x81 0x8e 0x20 0x05
  30
  31 # CHECK: wr %i0, 5, %wim
  32 0x81 0x96 0x20 0x05
  33
  34 # CHECK: wr %i0, 5, %tbr
  35 0x81 0x9e 0x20 0x05
  36
  37 # CHECK: st %fsr, [%i5]
  38 0xc1 0x2f 0x40 0x00
  39
  40 ## The same encoding resolves to different instructions in V8 and V9.
  41 # V8: std %fq, [%i5+%l1]
  42 # V9: stq %f0, [%i5+%l1]
  43 0xc1 0x37 0x40 0x11
  44
  45
  46 ## Those instructions are processed differently on V8 and V9.
  47
  48 # V8: rd %asr2, %i0
  49 # V9: rd %ccr, %i0
  50 0xb1 0x40 0x80 0x00
  51 # V8: wr %i0, 7, %asr2
  52 # V9: wr %i0, 7, %ccr
  53 0x85 0x86 0x20 0x07
  54
  55 # V8: rd %asr3, %i0
  56 # V9: rd %asi, %i0
  57 0xb1 0x40 0xc0 0x00
  58 # V8: wr %i0, 7, %asr3
  59 # V9: wr %i0, 7, %asi
  60 0x87 0x86 0x20 0x07
  61
  62 # V8: rd %asr4, %i0
  63 # V9: rd %tick, %i0
  64 0xb1 0x41 0x00 0x00
  65 # V8: wr %i0, 7, %asr4
  66 # V9: wr %i0, 7, %tick
  67 0x89 0x86 0x20 0x07
  68
  69 # V8: rd %asr5, %i0
  70 # V9: rd %pc, %i0
  71 0xb1 0x41 0x40 0x00
  72 # V8: wr %i0, 7, %asr5
  73 # V9: wr %i0, 7, %pc
  74 0x8b 0x86 0x20 0x07
  75
  76 # V8: rd %asr6, %i0
  77 # V9: rd %fprs, %i0
  78 0xb1 0x41 0x80 0x00
  79 # V8: wr %i0, 7, %asr6
  80 # V9: wr %i0, 7, %fprs
  81 0x8d 0x86 0x20 0x07