[AMDGPU] Add True16 register classes.
[llvm-project.git] / llvm / test / MC / Mips / sext_64_32.ll
blob4f1f739c207a9c1b08e8a09fca439f83f1a28a23
1 ; RUN: llc -mtriple=mips64el -filetype=obj -mcpu=mips64r2 %s -o - | \
2 ; RUN:   llvm-objdump --no-print-imm-hex -d - | FileCheck %s
4 ; Sign extend from 32 to 64 was creating nonsense opcodes
6 ; CHECK: sll ${{[a-z0-9]+}}, ${{[a-z0-9]+}}, 0
8 define i64 @foo(i32 %ival) nounwind readnone {
9 entry:
10   %conv = sext i32 %ival to i64
11   ret i64 %conv
14 ; CHECK-LABEL: <foo_2>:
15 ; CHECK: dext ${{[a-z0-9]+}}, ${{[a-z0-9]+}}, 0, 32
17 define i64 @foo_2(i32 %ival_2) nounwind readnone {
18 entry:
19   %conv_2 = zext i32 %ival_2 to i64
20   ret i64 %conv_2