[AMDGPU] Add True16 register classes.
[llvm-project.git] / llvm / test / Transforms / IROutliner / must-capture-all-phi-nodes-begin.ll
blob32973ea3530ddb30a0f29e5745cd4bc5cc46d994
1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py UTC_ARGS: --include-generated-funcs
2 ; RUN: opt -S -passes=verify,iroutliner -ir-outlining-no-cost < %s | FileCheck %s
4 ; Show that we do not outline when all of the phi nodes in the beginning
5 ; block are included not in the region.
7 define void @function1(ptr %a, ptr %b) {
8 entry:
9   %0 = alloca i32, align 4
10   %c = load i32, ptr %0, align 4
11   %y = add i32 %c, %c
12   br label %test1
13 dummy:
14   ret void
15 test1:
16   %1 = phi i32 [ %e, %test1 ], [ %y, %entry ]
17   %2 = phi i32 [ %e, %test1 ], [ %y, %entry  ]
18   %e = load i32, ptr %0, align 4
19   %3 = add i32 %c, %c
20   br i1 true, label %test, label %test1
21 test:
22   %d = load i32, ptr %0, align 4
23   br label %first
24 first:
25   ret void
28 define void @function2(ptr %a, ptr %b) {
29 entry:
30   %0 = alloca i32, align 4
31   %c = load i32, ptr %0, align 4
32   %y = mul i32 %c, %c
33   br label %test1
34 dummy:
35   ret void
36 test1:
37   %1 = phi i32 [ %e, %test1 ], [ %y, %entry ]
38   %2 = phi i32 [ %y, %entry ], [ %e, %test1 ]
39   %e = load i32, ptr %0, align 4
40   %3 = add i32 %c, %c
41   br i1 true, label %test, label %test1
42 test:
43   %d = load i32, ptr %0, align 4
44   br label %first
45 first:
46   ret void
48 ; CHECK-LABEL: @function1(
49 ; CHECK-NEXT:  entry:
50 ; CHECK-NEXT:    [[E_LOC:%.*]] = alloca i32, align 4
51 ; CHECK-NEXT:    [[TMP0:%.*]] = alloca i32, align 4
52 ; CHECK-NEXT:    [[C:%.*]] = load i32, ptr [[TMP0]], align 4
53 ; CHECK-NEXT:    [[Y:%.*]] = add i32 [[C]], [[C]]
54 ; CHECK-NEXT:    br label [[TEST1:%.*]]
55 ; CHECK:       dummy:
56 ; CHECK-NEXT:    ret void
57 ; CHECK:       test1:
58 ; CHECK-NEXT:    [[TMP1:%.*]] = phi i32 [ [[E_RELOAD:%.*]], [[TEST1]] ], [ [[Y]], [[ENTRY:%.*]] ]
59 ; CHECK-NEXT:    [[TMP2:%.*]] = phi i32 [ [[E_RELOAD]], [[TEST1]] ], [ [[Y]], [[ENTRY]] ]
60 ; CHECK-NEXT:    call void @llvm.lifetime.start.p0(i64 -1, ptr [[E_LOC]])
61 ; CHECK-NEXT:    [[TARGETBLOCK:%.*]] = call i1 @outlined_ir_func_0(ptr [[TMP0]], i32 [[C]], ptr [[E_LOC]])
62 ; CHECK-NEXT:    [[E_RELOAD]] = load i32, ptr [[E_LOC]], align 4
63 ; CHECK-NEXT:    call void @llvm.lifetime.end.p0(i64 -1, ptr [[E_LOC]])
64 ; CHECK-NEXT:    br i1 [[TARGETBLOCK]], label [[TEST1]], label [[FIRST:%.*]]
65 ; CHECK:       first:
66 ; CHECK-NEXT:    ret void
69 ; CHECK-LABEL: @function2(
70 ; CHECK-NEXT:  entry:
71 ; CHECK-NEXT:    [[E_LOC:%.*]] = alloca i32, align 4
72 ; CHECK-NEXT:    [[TMP0:%.*]] = alloca i32, align 4
73 ; CHECK-NEXT:    [[C:%.*]] = load i32, ptr [[TMP0]], align 4
74 ; CHECK-NEXT:    [[Y:%.*]] = mul i32 [[C]], [[C]]
75 ; CHECK-NEXT:    br label [[TEST1:%.*]]
76 ; CHECK:       dummy:
77 ; CHECK-NEXT:    ret void
78 ; CHECK:       test1:
79 ; CHECK-NEXT:    [[TMP1:%.*]] = phi i32 [ [[E_RELOAD:%.*]], [[TEST1]] ], [ [[Y]], [[ENTRY:%.*]] ]
80 ; CHECK-NEXT:    [[TMP2:%.*]] = phi i32 [ [[Y]], [[ENTRY]] ], [ [[E_RELOAD]], [[TEST1]] ]
81 ; CHECK-NEXT:    call void @llvm.lifetime.start.p0(i64 -1, ptr [[E_LOC]])
82 ; CHECK-NEXT:    [[TARGETBLOCK:%.*]] = call i1 @outlined_ir_func_0(ptr [[TMP0]], i32 [[C]], ptr [[E_LOC]])
83 ; CHECK-NEXT:    [[E_RELOAD]] = load i32, ptr [[E_LOC]], align 4
84 ; CHECK-NEXT:    call void @llvm.lifetime.end.p0(i64 -1, ptr [[E_LOC]])
85 ; CHECK-NEXT:    br i1 [[TARGETBLOCK]], label [[TEST1]], label [[FIRST:%.*]]
86 ; CHECK:       first:
87 ; CHECK-NEXT:    ret void
90 ; CHECK: define internal i1 @outlined_ir_func_0(
91 ; CHECK-NEXT:  newFuncRoot:
92 ; CHECK-NEXT:    br label [[TEST1_TO_OUTLINE:%.*]]
93 ; CHECK:       test1_to_outline:
94 ; CHECK-NEXT:    [[E:%.*]] = load i32, ptr [[TMP0:%.*]], align 4
95 ; CHECK-NEXT:    [[TMP3:%.*]] = add i32 [[TMP1:%.*]], [[TMP1]]
96 ; CHECK-NEXT:    br i1 true, label [[TEST:%.*]], label [[TEST1_EXITSTUB:%.*]]
97 ; CHECK:       test:
98 ; CHECK-NEXT:    [[D:%.*]] = load i32, ptr [[TMP0]], align 4
99 ; CHECK-NEXT:    br label [[FIRST_EXITSTUB:%.*]]
100 ; CHECK:       test1.exitStub:
101 ; CHECK-NEXT:    store i32 [[E]], ptr [[TMP2:%.*]], align 4
102 ; CHECK-NEXT:    ret i1 true
103 ; CHECK:       first.exitStub:
104 ; CHECK-NEXT:    store i32 [[E]], ptr [[TMP2]], align 4
105 ; CHECK-NEXT:    ret i1 false