[AMDGPU] Add True16 register classes.
[llvm-project.git] / llvm / test / Transforms / LoopVectorize / first-order-recurrence-multiply-recurrences.ll
blob937e01e69abdc998ea4af9428c01005f22423c28
1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
2 ; RUN:opt -passes=loop-vectorize -force-vector-width=4 -force-vector-interleave=1 -S %s | FileCheck %s
4 ; For %for.1, we are fine initially, because the previous value %for.1.next dominates the
5 ; user of %for.1. But for %for.2, we have to sink the user (%for.1.next) past the previous
6 ; value %for.2.next. This however breaks the condition we have for %for.1. We cannot fix
7 ; both first order recurrences and cannot vectorize the loop.
8 define i32 @c(i32 %N) {
9 ; CHECK-LABEL: @c(
10 ; CHECK-NEXT:  entry:
11 ; CHECK-NEXT:    br label [[FOR_BODY:%.*]]
12 ; CHECK:       for.body:
13 ; CHECK-NEXT:    [[IV:%.*]] = phi i32 [ [[INC:%.*]], [[FOR_BODY]] ], [ 10, [[ENTRY:%.*]] ]
14 ; CHECK-NEXT:    [[FOR_1:%.*]] = phi i32 [ [[FOR_1_NEXT:%.*]], [[FOR_BODY]] ], [ 20, [[ENTRY]] ]
15 ; CHECK-NEXT:    [[FOR_2:%.*]] = phi i32 [ [[FOR_2_NEXT:%.*]], [[FOR_BODY]] ], [ 11, [[ENTRY]] ]
16 ; CHECK-NEXT:    [[FOR_1_NEXT]] = add nsw i32 [[FOR_2]], 1
17 ; CHECK-NEXT:    [[FOR_2_NEXT]] = shl i32 [[FOR_1]], 24
18 ; CHECK-NEXT:    [[INC]] = add nsw i32 [[IV]], 1
19 ; CHECK-NEXT:    [[EXITCOND:%.*]] = icmp eq i32 [[INC]], [[N:%.*]]
20 ; CHECK-NEXT:    br i1 [[EXITCOND]], label [[FOR_COND1_FOR_END_CRIT_EDGE:%.*]], label [[FOR_BODY]]
21 ; CHECK:       for.cond1.for.end_crit_edge:
22 ; CHECK-NEXT:    [[ADD_LCSSA:%.*]] = phi i32 [ [[FOR_1_NEXT]], [[FOR_BODY]] ]
23 ; CHECK-NEXT:    [[SEXT_LCSSA:%.*]] = phi i32 [ [[FOR_2_NEXT]], [[FOR_BODY]] ]
24 ; CHECK-NEXT:    [[RES:%.*]] = add i32 [[ADD_LCSSA]], [[SEXT_LCSSA]]
25 ; CHECK-NEXT:    ret i32 [[RES]]
27 entry:
28   br label %for.body
30 for.body:                                         ; preds = %for.body.preheader, %for.body
31   %iv  = phi i32 [ %inc, %for.body ], [ 10, %entry ]
32   %for.1 = phi i32 [ %for.1.next, %for.body ], [ 20, %entry ]
33   %for.2 = phi i32 [ %for.2.next, %for.body ], [ 11, %entry ]
34   %for.1.next = add nsw i32 %for.2, 1
35   %for.2.next = shl i32 %for.1, 24
36   %inc = add nsw i32 %iv, 1
37   %exitcond = icmp eq i32 %inc, %N
38   br i1 %exitcond, label %for.cond1.for.end_crit_edge, label %for.body
40 for.cond1.for.end_crit_edge:                      ; preds = %for.body
41   %add.lcssa = phi i32 [ %for.1.next, %for.body ]
42   %sext.lcssa = phi i32 [ %for.2.next, %for.body ]
43   %res = add i32 %add.lcssa, %sext.lcssa
44   ret i32 %res
48 ; The 'previous' instruction of %for.2 is in a separate block.
49 ; PR54195.
50 define void @multiple_recurrences_with_previous_in_different_block(i32 %a, i8 %b, ptr %ptr) {
51 ; CHECK-LABEL: @multiple_recurrences_with_previous_in_different_block(
52 ; CHECK-NEXT:  entry:
53 ; CHECK-NEXT:    br label [[LOOP_HEADER:%.*]]
54 ; CHECK:       loop.header:
55 ; CHECK-NEXT:    [[FOR_1:%.*]] = phi i8 [ 10, [[ENTRY:%.*]] ], [ [[FOR_1_NEXT:%.*]], [[LOOP_LATCH:%.*]] ]
56 ; CHECK-NEXT:    [[FOR_2:%.*]] = phi i64 [ 0, [[ENTRY]] ], [ [[FOR_2_NEXT:%.*]], [[LOOP_LATCH]] ]
57 ; CHECK-NEXT:    [[IV:%.*]] = phi i64 [ 0, [[ENTRY]] ], [ [[IV_NEXT:%.*]], [[LOOP_LATCH]] ]
58 ; CHECK-NEXT:    [[CONV:%.*]] = sext i8 [[FOR_1]] to i64
59 ; CHECK-NEXT:    [[SUB:%.*]] = sub nsw i64 [[CONV]], [[FOR_2]]
60 ; CHECK-NEXT:    [[IV_NEXT]] = add nuw i64 [[IV]], 1
61 ; CHECK-NEXT:    [[FOR_1_NEXT]] = xor i8 [[B:%.*]], 6
62 ; CHECK-NEXT:    [[EXITCOND:%.*]] = icmp eq i64 [[IV]], 1000
63 ; CHECK-NEXT:    br i1 [[EXITCOND]], label [[EXIT:%.*]], label [[LOOP_LATCH]]
64 ; CHECK:       loop.latch:
65 ; CHECK-NEXT:    [[PTR_GEP:%.*]] = getelementptr inbounds i64, ptr [[PTR:%.*]], i64 [[IV]]
66 ; CHECK-NEXT:    store i64 [[SUB]], ptr [[PTR_GEP]], align 4
67 ; CHECK-NEXT:    [[FOR_2_NEXT]] = zext i32 [[A:%.*]] to i64
68 ; CHECK-NEXT:    br label [[LOOP_HEADER]]
69 ; CHECK:       exit:
70 ; CHECK-NEXT:    ret void
72 entry:
73   br label %loop.header
75 loop.header:
76   %for.1 = phi i8 [ 10, %entry ], [ %for.1.next, %loop.latch ]
77   %for.2 = phi i64  [0, %entry ], [ %for.2.next, %loop.latch ]
78   %iv = phi i64 [ 0, %entry ], [ %iv.next, %loop.latch ]
79   %conv = sext i8 %for.1 to i64
80   %sub = sub nsw i64 %conv, %for.2
81   %iv.next = add nuw i64 %iv, 1
82   %for.1.next = xor i8 %b, 6
83   %exitcond = icmp eq i64 %iv, 1000
84   br i1 %exitcond, label %exit, label %loop.latch
86 loop.latch:
87   %ptr.gep = getelementptr inbounds i64, ptr %ptr, i64 %iv
88   store i64 %sub, ptr %ptr.gep
89   %for.2.next = zext i32 %a to i64
90   br label %loop.header
92 exit:
93   ret void
96 define void @test_pr54223_sink_after_insertion_order(ptr noalias %a, ptr noalias %b, ptr noalias %dst) {
97 ; CHECK-LABEL: @test_pr54223_sink_after_insertion_order(
98 ; CHECK-NEXT:  entry:
99 ; CHECK-NEXT:    br i1 false, label [[SCALAR_PH:%.*]], label [[VECTOR_PH:%.*]]
100 ; CHECK:       vector.ph:
101 ; CHECK-NEXT:    br label [[VECTOR_BODY:%.*]]
102 ; CHECK:       vector.body:
103 ; CHECK-NEXT:    [[INDEX:%.*]] = phi i64 [ 0, [[VECTOR_PH]] ], [ [[INDEX_NEXT:%.*]], [[VECTOR_BODY]] ]
104 ; CHECK-NEXT:    [[VECTOR_RECUR:%.*]] = phi <4 x float> [ <float poison, float poison, float poison, float 0.000000e+00>, [[VECTOR_PH]] ], [ [[BROADCAST_SPLAT:%.*]], [[VECTOR_BODY]] ]
105 ; CHECK-NEXT:    [[VECTOR_RECUR1:%.*]] = phi <4 x float> [ <float poison, float poison, float poison, float 0.000000e+00>, [[VECTOR_PH]] ], [ [[BROADCAST_SPLAT3:%.*]], [[VECTOR_BODY]] ]
106 ; CHECK-NEXT:    [[TMP0:%.*]] = add i64 [[INDEX]], 0
107 ; CHECK-NEXT:    [[TMP1:%.*]] = getelementptr inbounds float, ptr [[DST:%.*]], i64 [[TMP0]]
108 ; CHECK-NEXT:    [[TMP2:%.*]] = load float, ptr [[A:%.*]], align 4
109 ; CHECK-NEXT:    [[BROADCAST_SPLATINSERT:%.*]] = insertelement <4 x float> poison, float [[TMP2]], i64 0
110 ; CHECK-NEXT:    [[BROADCAST_SPLAT]] = shufflevector <4 x float> [[BROADCAST_SPLATINSERT]], <4 x float> poison, <4 x i32> zeroinitializer
111 ; CHECK-NEXT:    [[TMP3:%.*]] = shufflevector <4 x float> [[VECTOR_RECUR]], <4 x float> [[BROADCAST_SPLAT]], <4 x i32> <i32 3, i32 4, i32 5, i32 6>
112 ; CHECK-NEXT:    [[TMP4:%.*]] = load float, ptr [[B:%.*]], align 4
113 ; CHECK-NEXT:    [[BROADCAST_SPLATINSERT2:%.*]] = insertelement <4 x float> poison, float [[TMP4]], i64 0
114 ; CHECK-NEXT:    [[BROADCAST_SPLAT3]] = shufflevector <4 x float> [[BROADCAST_SPLATINSERT2]], <4 x float> poison, <4 x i32> zeroinitializer
115 ; CHECK-NEXT:    [[TMP5:%.*]] = shufflevector <4 x float> [[VECTOR_RECUR1]], <4 x float> [[BROADCAST_SPLAT3]], <4 x i32> <i32 3, i32 4, i32 5, i32 6>
116 ; CHECK-NEXT:    [[TMP6:%.*]] = fneg <4 x float> [[TMP5]]
117 ; CHECK-NEXT:    [[TMP7:%.*]] = call <4 x float> @llvm.fmuladd.v4f32(<4 x float> [[TMP3]], <4 x float> [[TMP6]], <4 x float> zeroinitializer)
118 ; CHECK-NEXT:    [[TMP8:%.*]] = getelementptr inbounds float, ptr [[TMP1]], i32 0
119 ; CHECK-NEXT:    store <4 x float> [[TMP7]], ptr [[TMP8]], align 4
120 ; CHECK-NEXT:    [[INDEX_NEXT]] = add nuw i64 [[INDEX]], 4
121 ; CHECK-NEXT:    [[TMP9:%.*]] = icmp eq i64 [[INDEX_NEXT]], 10000
122 ; CHECK-NEXT:    br i1 [[TMP9]], label [[MIDDLE_BLOCK:%.*]], label [[VECTOR_BODY]], !llvm.loop [[LOOP0:![0-9]+]]
123 ; CHECK:       middle.block:
124 ; CHECK-NEXT:    [[VECTOR_RECUR_EXTRACT:%.*]] = extractelement <4 x float> [[BROADCAST_SPLAT]], i32 3
125 ; CHECK-NEXT:    [[VECTOR_RECUR_EXTRACT4:%.*]] = extractelement <4 x float> [[BROADCAST_SPLAT3]], i32 3
126 ; CHECK-NEXT:    br i1 true, label [[EXIT:%.*]], label [[SCALAR_PH]]
127 ; CHECK:       scalar.ph:
128 ; CHECK-NEXT:    [[SCALAR_RECUR_INIT5:%.*]] = phi float [ 0.000000e+00, [[ENTRY:%.*]] ], [ [[VECTOR_RECUR_EXTRACT4]], [[MIDDLE_BLOCK]] ]
129 ; CHECK-NEXT:    [[SCALAR_RECUR_INIT:%.*]] = phi float [ 0.000000e+00, [[ENTRY]] ], [ [[VECTOR_RECUR_EXTRACT]], [[MIDDLE_BLOCK]] ]
130 ; CHECK-NEXT:    [[BC_RESUME_VAL:%.*]] = phi i64 [ 10000, [[MIDDLE_BLOCK]] ], [ 0, [[ENTRY]] ]
131 ; CHECK-NEXT:    br label [[LOOP:%.*]]
132 ; CHECK:       loop:
133 ; CHECK-NEXT:    [[IV:%.*]] = phi i64 [ [[BC_RESUME_VAL]], [[SCALAR_PH]] ], [ [[IV_NEXT:%.*]], [[LOOP]] ]
134 ; CHECK-NEXT:    [[SCALAR_RECUR:%.*]] = phi float [ [[SCALAR_RECUR_INIT]], [[SCALAR_PH]] ], [ [[FOR_1_NEXT:%.*]], [[LOOP]] ]
135 ; CHECK-NEXT:    [[SCALAR_RECUR6:%.*]] = phi float [ [[SCALAR_RECUR_INIT5]], [[SCALAR_PH]] ], [ [[FOR_2_NEXT:%.*]], [[LOOP]] ]
136 ; CHECK-NEXT:    [[NEG:%.*]] = fneg float [[SCALAR_RECUR6]]
137 ; CHECK-NEXT:    [[MULADD:%.*]] = call float @llvm.fmuladd.f32(float [[SCALAR_RECUR]], float [[NEG]], float 0.000000e+00)
138 ; CHECK-NEXT:    [[DST_GEP:%.*]] = getelementptr inbounds float, ptr [[DST]], i64 [[IV]]
139 ; CHECK-NEXT:    [[IV_NEXT]] = add nuw nsw i64 [[IV]], 1
140 ; CHECK-NEXT:    [[FOR_1_NEXT]] = load float, ptr [[A]], align 4
141 ; CHECK-NEXT:    [[FOR_2_NEXT]] = load float, ptr [[B]], align 4
142 ; CHECK-NEXT:    store float [[MULADD]], ptr [[DST_GEP]], align 4
143 ; CHECK-NEXT:    [[EXITCOND_NOT:%.*]] = icmp eq i64 [[IV_NEXT]], 10000
144 ; CHECK-NEXT:    br i1 [[EXITCOND_NOT]], label [[EXIT]], label [[LOOP]], !llvm.loop [[LOOP3:![0-9]+]]
145 ; CHECK:       exit:
146 ; CHECK-NEXT:    ret void
148 entry:
149   br label %loop
151 loop:
152   %iv = phi i64 [ 0, %entry ], [ %iv.next, %loop ]
153   %for.1 = phi float [ 0.0, %entry ], [ %for.1.next, %loop ]
154   %for.2 = phi float [ 0.0, %entry ], [ %for.2.next, %loop ]
155   %neg = fneg float %for.2
156   %muladd = call float @llvm.fmuladd.f32(float %for.1, float %neg, float 0.000000e+00)
157   %dst.gep = getelementptr inbounds float, ptr %dst, i64 %iv
158   %iv.next = add nuw nsw i64 %iv, 1
159   %for.1.next = load float, ptr %a, align 4
160   %for.2.next = load float, ptr %b, align 4
161   store float %muladd, ptr %dst.gep
162   %exitcond.not = icmp eq i64 %iv.next, 10000
163   br i1 %exitcond.not, label %exit, label %loop
165 exit:
166   ret void
169 declare float @llvm.fmuladd.f32(float, float, float) #1
171 define void @test_pr54227(ptr noalias %a, ptr noalias %b) {
172 ; CHECK-LABEL: @test_pr54227(
173 ; CHECK-NEXT:  entry:
174 ; CHECK-NEXT:    br label [[LOOP:%.*]]
175 ; CHECK:       loop:
176 ; CHECK-NEXT:    [[IV:%.*]] = phi i64 [ 0, [[ENTRY:%.*]] ], [ [[IV_NEXT:%.*]], [[LOOP]] ]
177 ; CHECK-NEXT:    [[AND17:%.*]] = phi i32 [ 0, [[ENTRY]] ], [ [[AND1:%.*]], [[LOOP]] ]
178 ; CHECK-NEXT:    [[F_0:%.*]] = phi i32 [ 0, [[ENTRY]] ], [ [[MUL:%.*]], [[LOOP]] ]
179 ; CHECK-NEXT:    [[E_0:%.*]] = phi i32 [ 0, [[ENTRY]] ], [ [[ADD:%.*]], [[LOOP]] ]
180 ; CHECK-NEXT:    [[AND:%.*]] = and i32 [[AND17]], 255
181 ; CHECK-NEXT:    [[OR:%.*]] = or i32 [[AND]], [[E_0]]
182 ; CHECK-NEXT:    [[AND1]] = and i32 [[E_0]], [[F_0]]
183 ; CHECK-NEXT:    [[MUL]] = shl nsw i32 [[OR]], 1
184 ; CHECK-NEXT:    [[ADD]] = or i32 [[AND1]], 1
185 ; CHECK-NEXT:    [[A_GEP:%.*]] = getelementptr inbounds i32, ptr [[A:%.*]], i64 [[IV]]
186 ; CHECK-NEXT:    store i32 [[ADD]], ptr [[A_GEP]], align 4
187 ; CHECK-NEXT:    [[B_GEP:%.*]] = getelementptr inbounds i32, ptr [[A]], i64 [[IV]]
188 ; CHECK-NEXT:    store i32 [[MUL]], ptr [[B_GEP]], align 4
189 ; CHECK-NEXT:    [[IV_NEXT]] = add nuw i64 [[IV]], 1
190 ; CHECK-NEXT:    [[EXITCOND:%.*]] = icmp eq i64 [[IV]], 1000
191 ; CHECK-NEXT:    br i1 [[EXITCOND]], label [[EXIT:%.*]], label [[LOOP]]
192 ; CHECK:       exit:
193 ; CHECK-NEXT:    ret void
195 entry:
196   br label %loop
198 loop:
199   %iv = phi i64 [ 0, %entry ], [ %iv.next, %loop ]
200   %and17 = phi i32 [ 0, %entry ], [ %and1, %loop ]
201   %f.0 = phi i32 [ 0, %entry ], [ %mul, %loop ]
202   %e.0 = phi i32 [ 0, %entry ], [ %add, %loop ]
203   %and = and i32 %and17, 255
204   %or = or i32 %and, %e.0
205   %and1 = and i32 %e.0, %f.0
206   %mul = shl nsw i32 %or, 1
207   %add = or i32 %and1, 1
208   %a.gep = getelementptr inbounds i32, ptr %a, i64 %iv
209   store i32 %add, ptr %a.gep, align 4
210   %b.gep = getelementptr inbounds i32, ptr %a, i64 %iv
211   store i32 %mul, ptr %b.gep, align 4
212   %iv.next = add nuw i64 %iv, 1
213   %exitcond = icmp eq i64 %iv, 1000
214   br i1 %exitcond, label %exit, label %loop
216 exit:
217   ret void
220 define void @test_pr54233_for_depend_on_each_other(ptr noalias %a, ptr noalias %b) {
221 ; CHECK-LABEL: @test_pr54233_for_depend_on_each_other(
222 ; CHECK-NEXT:  entry:
223 ; CHECK-NEXT:    br label [[LOOP:%.*]]
224 ; CHECK:       loop:
225 ; CHECK-NEXT:    [[IV:%.*]] = phi i64 [ 0, [[ENTRY:%.*]] ], [ [[IV_NEXT:%.*]], [[LOOP]] ]
226 ; CHECK-NEXT:    [[FOR_1:%.*]] = phi i32 [ 0, [[ENTRY]] ], [ [[FOR_1_NEXT:%.*]], [[LOOP]] ]
227 ; CHECK-NEXT:    [[FOR_2:%.*]] = phi i32 [ 0, [[ENTRY]] ], [ [[FOR_2_NEXT:%.*]], [[LOOP]] ]
228 ; CHECK-NEXT:    [[OR:%.*]] = or i32 [[FOR_2]], 10
229 ; CHECK-NEXT:    [[SHL:%.*]] = shl i32 [[FOR_2]], [[FOR_1]]
230 ; CHECK-NEXT:    [[XOR:%.*]] = xor i32 [[SHL]], 255
231 ; CHECK-NEXT:    [[AND:%.*]] = and i32 [[XOR]], [[OR]]
232 ; CHECK-NEXT:    [[FOR_1_NEXT]] = xor i32 12, [[FOR_2]]
233 ; CHECK-NEXT:    [[FOR_2_NEXT]] = load i32, ptr [[B:%.*]], align 4
234 ; CHECK-NEXT:    [[A_GEP:%.*]] = getelementptr inbounds i32, ptr [[A:%.*]], i64 [[IV]]
235 ; CHECK-NEXT:    store i32 [[AND]], ptr [[A_GEP]], align 4
236 ; CHECK-NEXT:    [[IV_NEXT]] = add nuw i64 [[IV]], 1
237 ; CHECK-NEXT:    [[EXITCOND:%.*]] = icmp eq i64 [[IV]], 1000
238 ; CHECK-NEXT:    br i1 [[EXITCOND]], label [[EXIT:%.*]], label [[LOOP]]
239 ; CHECK:       exit:
240 ; CHECK-NEXT:    ret void
242 entry:
243   br label %loop
245 loop:
246   %iv = phi i64 [ 0, %entry ], [ %iv.next, %loop ]
247   %for.1 = phi i32 [ 0, %entry ], [ %for.1.next, %loop ]
248   %for.2 = phi i32 [ 0, %entry ], [ %for.2.next, %loop ]
249   %or = or i32 %for.2, 10
250   %shl = shl i32 %for.2, %for.1
251   %xor = xor i32 %shl, 255
252   %and = and i32 %xor, %or
253   %for.1.next = xor i32 12, %for.2
254   %for.2.next = load i32, ptr %b
255   %a.gep = getelementptr inbounds i32, ptr %a, i64 %iv
256   store i32 %and, ptr %a.gep, align 4
257   %iv.next = add nuw i64 %iv, 1
258   %exitcond = icmp eq i64 %iv, 1000
259   br i1 %exitcond, label %exit, label %loop
261 exit:
262   ret void
265 define void @pr54218(ptr %dst, ptr noalias %d) {
266 ; CHECK-LABEL: @pr54218(
267 ; CHECK-NEXT:  entry:
268 ; CHECK-NEXT:    br label [[LOOP_HEADER:%.*]]
269 ; CHECK:       loop.header:
270 ; CHECK-NEXT:    [[IV:%.*]] = phi i64 [ 0, [[ENTRY:%.*]] ], [ [[IV_NEXT:%.*]], [[LOOP_LATCH:%.*]] ]
271 ; CHECK-NEXT:    [[FOR_1:%.*]] = phi i32 [ 0, [[ENTRY]] ], [ [[FOR_1_NEXT:%.*]], [[LOOP_LATCH]] ]
272 ; CHECK-NEXT:    [[P:%.*]] = phi i8 [ 0, [[ENTRY]] ], [ [[P_NEXT:%.*]], [[LOOP_LATCH]] ]
273 ; CHECK-NEXT:    [[C_1:%.*]] = icmp eq i32 [[FOR_1]], 0
274 ; CHECK-NEXT:    [[SEL:%.*]] = select i1 [[C_1]], i8 [[P]], i8 0
275 ; CHECK-NEXT:    [[EXITCOND:%.*]] = icmp eq i64 [[IV]], 1000
276 ; CHECK-NEXT:    br i1 [[EXITCOND]], label [[EXIT:%.*]], label [[LOOP_LATCH]]
277 ; CHECK:       loop.latch:
278 ; CHECK-NEXT:    [[FOR_1_NEXT]] = load i32, ptr [[D:%.*]], align 4
279 ; CHECK-NEXT:    [[P_NEXT]] = add i8 [[SEL]], -1
280 ; CHECK-NEXT:    [[DST_GEP:%.*]] = getelementptr inbounds i8, ptr [[DST:%.*]], i64 [[IV]]
281 ; CHECK-NEXT:    store i8 [[SEL]], ptr [[DST_GEP]], align 1
282 ; CHECK-NEXT:    [[IV_NEXT]] = add nuw i64 [[IV]], 1
283 ; CHECK-NEXT:    br label [[LOOP_HEADER]]
284 ; CHECK:       exit:
285 ; CHECK-NEXT:    ret void
287 entry:
288   br label %loop.header
290 loop.header:
291   %iv = phi i64 [ 0, %entry ], [ %iv.next, %loop.latch ]
292   %for.1 = phi i32 [ 0, %entry ], [ %for.1.next, %loop.latch ]
293   %p = phi i8 [ 0, %entry ], [ %p.next, %loop.latch ]
294   %c.1 = icmp eq i32 %for.1, 0
295   %sel = select i1 %c.1, i8 %p, i8 0
296   %exitcond = icmp eq i64 %iv, 1000
297   br i1 %exitcond, label %exit, label %loop.latch
299 loop.latch:
300   %for.1.next = load i32, ptr %d, align 4
301   %p.next = add i8 %sel, -1
302   %dst.gep = getelementptr inbounds i8, ptr %dst, i64 %iv
303   store i8 %sel, ptr %dst.gep
304   %iv.next = add nuw i64 %iv, 1
305   br label %loop.header
307 exit:
308   ret void
311 define void @pr54254_fors_depend_on_each_other(ptr %dst) {
312 ; CHECK-LABEL: @pr54254_fors_depend_on_each_other(
313 ; CHECK-NEXT:  entry:
314 ; CHECK-NEXT:    br label [[LOOP:%.*]]
315 ; CHECK:       loop:
316 ; CHECK-NEXT:    [[IV:%.*]] = phi i64 [ 0, [[ENTRY:%.*]] ], [ [[IV_NEXT:%.*]], [[LOOP]] ]
317 ; CHECK-NEXT:    [[D_0:%.*]] = phi i32 [ 0, [[ENTRY]] ], [ [[XOR:%.*]], [[LOOP]] ]
318 ; CHECK-NEXT:    [[C_0:%.*]] = phi i32 [ 0, [[ENTRY]] ], [ [[REM_NEXT:%.*]], [[LOOP]] ]
319 ; CHECK-NEXT:    [[F_0:%.*]] = phi i32 [ 0, [[ENTRY]] ], [ [[XOR1:%.*]], [[LOOP]] ]
320 ; CHECK-NEXT:    [[NEG:%.*]] = xor i32 [[D_0]], -1
321 ; CHECK-NEXT:    [[REM:%.*]] = srem i32 [[F_0]], [[NEG]]
322 ; CHECK-NEXT:    [[XOR]] = xor i32 [[C_0]], 1
323 ; CHECK-NEXT:    [[XOR1]] = xor i32 [[REM]], 1
324 ; CHECK-NEXT:    [[DST_GEP:%.*]] = getelementptr inbounds i32, ptr [[DST:%.*]], i64 [[IV]]
325 ; CHECK-NEXT:    [[REM_NEXT]] = add i32 [[REM]], 10
326 ; CHECK-NEXT:    store i32 [[REM]], ptr [[DST_GEP]], align 4
327 ; CHECK-NEXT:    [[IV_NEXT]] = add nuw i64 [[IV]], 1
328 ; CHECK-NEXT:    [[EXITCOND:%.*]] = icmp eq i64 [[IV]], 1000
329 ; CHECK-NEXT:    br i1 [[EXITCOND]], label [[EXIT:%.*]], label [[LOOP]]
330 ; CHECK:       exit:
331 ; CHECK-NEXT:    ret void
333 entry:
334   br label %loop
336 loop:
337   %iv = phi i64 [ 0, %entry ], [ %iv.next, %loop ]
338   %d.0 = phi i32 [ 0, %entry ], [ %xor, %loop ]
339   %c.0 = phi i32 [ 0, %entry ], [ %rem.next, %loop ]
340   %f.0 = phi i32 [ 0, %entry ], [ %xor1, %loop ]
341   %neg = xor i32 %d.0, -1
342   %rem = srem i32 %f.0, %neg
343   %xor = xor i32 %c.0, 1
344   %xor1 = xor i32 %rem, 1
345   %dst.gep = getelementptr inbounds i32, ptr %dst, i64 %iv
346   %rem.next = add i32 %rem, 10
347   store i32 %rem, ptr %dst.gep
348   %iv.next = add nuw i64 %iv, 1
349   %exitcond = icmp eq i64 %iv, 1000
350   br i1 %exitcond, label %exit, label %loop
352 exit:
353   ret void