llvm/test/Transforms/LoopVectorize/load-deref-pred-align.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt -passes=loop-vectorize -force-vector-width=2 -force-vector-interleave=1 -S %s | FileCheck %s
   3
   4 target datalayout = "e-m:e-i64:64-f80:128-n8:16:32:64-S128-ni:1"
   5
   6 declare void @init(ptr nocapture nofree)
   7
   8 ; Test case where the predicated load in the loop has an access size of 2 but
   9 ; has an alignment of 4.
  10 define i16 @test_access_size_not_multiple_of_align(i64 %len, ptr %test_base) {
  11 ; CHECK-LABEL: @test_access_size_not_multiple_of_align(
  12 ; CHECK-NEXT:  entry:
  13 ; CHECK-NEXT:    [[ALLOCA:%.*]] = alloca [163840 x i16], align 4
  14 ; CHECK-NEXT:    call void @init(ptr [[ALLOCA]])
  15 ; CHECK-NEXT:    br i1 false, label [[SCALAR_PH:%.*]], label [[VECTOR_PH:%.*]]
  16 ; CHECK:       vector.ph:
  17 ; CHECK-NEXT:    br label [[VECTOR_BODY:%.*]]
  18 ; CHECK:       vector.body:
  19 ; CHECK-NEXT:    [[INDEX:%.*]] = phi i64 [ 0, [[VECTOR_PH]] ], [ [[INDEX_NEXT:%.*]], [[PRED_LOAD_CONTINUE2:%.*]] ]
  20 ; CHECK-NEXT:    [[VEC_PHI:%.*]] = phi <2 x i16> [ zeroinitializer, [[VECTOR_PH]] ], [ [[TMP16:%.*]], [[PRED_LOAD_CONTINUE2]] ]
  21 ; CHECK-NEXT:    [[TMP0:%.*]] = add i64 [[INDEX]], 0
  22 ; CHECK-NEXT:    [[TMP1:%.*]] = getelementptr inbounds i8, ptr [[TEST_BASE:%.*]], i64 [[TMP0]]
  23 ; CHECK-NEXT:    [[TMP2:%.*]] = getelementptr inbounds i8, ptr [[TMP1]], i32 0
  24 ; CHECK-NEXT:    [[WIDE_LOAD:%.*]] = load <2 x i8>, ptr [[TMP2]], align 1
  25 ; CHECK-NEXT:    [[TMP3:%.*]] = icmp sge <2 x i8> [[WIDE_LOAD]], zeroinitializer
  26 ; CHECK-NEXT:    [[TMP4:%.*]] = extractelement <2 x i1> [[TMP3]], i32 0
  27 ; CHECK-NEXT:    br i1 [[TMP4]], label [[PRED_LOAD_IF:%.*]], label [[PRED_LOAD_CONTINUE:%.*]]
  28 ; CHECK:       pred.load.if:
  29 ; CHECK-NEXT:    [[TMP5:%.*]] = getelementptr inbounds i16, ptr [[ALLOCA]], i64 [[TMP0]]
  30 ; CHECK-NEXT:    [[TMP6:%.*]] = load i16, ptr [[TMP5]], align 4
  31 ; CHECK-NEXT:    [[TMP7:%.*]] = insertelement <2 x i16> poison, i16 [[TMP6]], i32 0
  32 ; CHECK-NEXT:    br label [[PRED_LOAD_CONTINUE]]
  33 ; CHECK:       pred.load.continue:
  34 ; CHECK-NEXT:    [[TMP8:%.*]] = phi <2 x i16> [ poison, [[VECTOR_BODY]] ], [ [[TMP7]], [[PRED_LOAD_IF]] ]
  35 ; CHECK-NEXT:    [[TMP9:%.*]] = extractelement <2 x i1> [[TMP3]], i32 1
  36 ; CHECK-NEXT:    br i1 [[TMP9]], label [[PRED_LOAD_IF1:%.*]], label [[PRED_LOAD_CONTINUE2]]
  37 ; CHECK:       pred.load.if1:
  38 ; CHECK-NEXT:    [[TMP10:%.*]] = add i64 [[INDEX]], 1
  39 ; CHECK-NEXT:    [[TMP11:%.*]] = getelementptr inbounds i16, ptr [[ALLOCA]], i64 [[TMP10]]
  40 ; CHECK-NEXT:    [[TMP12:%.*]] = load i16, ptr [[TMP11]], align 4
  41 ; CHECK-NEXT:    [[TMP13:%.*]] = insertelement <2 x i16> [[TMP8]], i16 [[TMP12]], i32 1
  42 ; CHECK-NEXT:    br label [[PRED_LOAD_CONTINUE2]]
  43 ; CHECK:       pred.load.continue2:
  44 ; CHECK-NEXT:    [[TMP14:%.*]] = phi <2 x i16> [ [[TMP8]], [[PRED_LOAD_CONTINUE]] ], [ [[TMP13]], [[PRED_LOAD_IF1]] ]
  45 ; CHECK-NEXT:    [[TMP15:%.*]] = xor <2 x i1> [[TMP3]], <i1 true, i1 true>
  46 ; CHECK-NEXT:    [[PREDPHI:%.*]] = select <2 x i1> [[TMP3]], <2 x i16> [[TMP14]], <2 x i16> zeroinitializer
  47 ; CHECK-NEXT:    [[TMP16]] = add <2 x i16> [[VEC_PHI]], [[PREDPHI]]
  48 ; CHECK-NEXT:    [[INDEX_NEXT]] = add nuw i64 [[INDEX]], 2
  49 ; CHECK-NEXT:    [[TMP17:%.*]] = icmp eq i64 [[INDEX_NEXT]], 4096
  50 ; CHECK-NEXT:    br i1 [[TMP17]], label [[MIDDLE_BLOCK:%.*]], label [[VECTOR_BODY]], !llvm.loop [[LOOP0:![0-9]+]]
  51 ; CHECK:       middle.block:
  52 ; CHECK-NEXT:    [[TMP18:%.*]] = call i16 @llvm.vector.reduce.add.v2i16(<2 x i16> [[TMP16]])
  53 ; CHECK-NEXT:    br i1 true, label [[LOOP_EXIT:%.*]], label [[SCALAR_PH]]
  54 ; CHECK:       scalar.ph:
  55 ; CHECK-NEXT:    [[BC_RESUME_VAL:%.*]] = phi i64 [ 4096, [[MIDDLE_BLOCK]] ], [ 0, [[ENTRY:%.*]] ]
  56 ; CHECK-NEXT:    [[BC_MERGE_RDX:%.*]] = phi i16 [ 0, [[ENTRY]] ], [ [[TMP18]], [[MIDDLE_BLOCK]] ]
  57 ; CHECK-NEXT:    br label [[LOOP:%.*]]
  58 ; CHECK:       loop:
  59 ; CHECK-NEXT:    [[IV:%.*]] = phi i64 [ [[BC_RESUME_VAL]], [[SCALAR_PH]] ], [ [[IV_NEXT:%.*]], [[LATCH:%.*]] ]
  60 ; CHECK-NEXT:    [[ACCUM:%.*]] = phi i16 [ [[BC_MERGE_RDX]], [[SCALAR_PH]] ], [ [[ACCUM_NEXT:%.*]], [[LATCH]] ]
  61 ; CHECK-NEXT:    [[IV_NEXT]] = add i64 [[IV]], 1
  62 ; CHECK-NEXT:    [[TEST_ADDR:%.*]] = getelementptr inbounds i8, ptr [[TEST_BASE]], i64 [[IV]]
  63 ; CHECK-NEXT:    [[L_T:%.*]] = load i8, ptr [[TEST_ADDR]], align 1
  64 ; CHECK-NEXT:    [[CMP:%.*]] = icmp sge i8 [[L_T]], 0
  65 ; CHECK-NEXT:    br i1 [[CMP]], label [[PRED:%.*]], label [[LATCH]]
  66 ; CHECK:       pred:
  67 ; CHECK-NEXT:    [[ADDR:%.*]] = getelementptr inbounds i16, ptr [[ALLOCA]], i64 [[IV]]
  68 ; CHECK-NEXT:    [[VAL:%.*]] = load i16, ptr [[ADDR]], align 4
  69 ; CHECK-NEXT:    br label [[LATCH]]
  70 ; CHECK:       latch:
  71 ; CHECK-NEXT:    [[VAL_PHI:%.*]] = phi i16 [ 0, [[LOOP]] ], [ [[VAL]], [[PRED]] ]
  72 ; CHECK-NEXT:    [[ACCUM_NEXT]] = add i16 [[ACCUM]], [[VAL_PHI]]
  73 ; CHECK-NEXT:    [[EXIT:%.*]] = icmp eq i64 [[IV]], 4095
  74 ; CHECK-NEXT:    br i1 [[EXIT]], label [[LOOP_EXIT]], label [[LOOP]], !llvm.loop [[LOOP3:![0-9]+]]
  75 ; CHECK:       loop_exit:
  76 ; CHECK-NEXT:    [[ACCUM_NEXT_LCSSA:%.*]] = phi i16 [ [[ACCUM_NEXT]], [[LATCH]] ], [ [[TMP18]], [[MIDDLE_BLOCK]] ]
  77 ; CHECK-NEXT:    ret i16 [[ACCUM_NEXT_LCSSA]]
  78 ;
  79 entry:
  80   %alloca = alloca [163840 x i16], align 4
  81   call void @init(ptr %alloca)
  82   br label %loop
  83 loop:
  84   %iv = phi i64 [ 0, %entry ], [ %iv.next, %latch ]
  85   %accum = phi i16 [ 0, %entry ], [ %accum.next, %latch ]
  86   %iv.next = add i64 %iv, 1
  87   %test_addr = getelementptr inbounds i8, ptr %test_base, i64 %iv
  88   %l.t = load i8, ptr %test_addr
  89   %cmp = icmp sge i8 %l.t, 0
  90   br i1 %cmp, label %pred, label %latch
  91 pred:
  92   %addr = getelementptr inbounds i16, ptr %alloca, i64 %iv
  93   %val = load i16, ptr %addr, align 4
  94   br label %latch
  95 latch:
  96   %val.phi = phi i16 [0, %loop], [%val, %pred]
  97   %accum.next = add i16 %accum, %val.phi
  98   %exit = icmp eq i64 %iv, 4095
  99   br i1 %exit, label %loop_exit, label %loop
 100
 101 loop_exit:
 102   ret i16 %accum.next
 103 }
 104
 105 ; Test case where the predicated load in the loop has an access size of 4 and
 106 ; an alignment of 4, but the start pointer is offset by 1.
 107 define i32 @test_access_size_multiple_of_align_but_offset_by_1(i64 %len, ptr %test_base) {
 108 ; CHECK-LABEL: @test_access_size_multiple_of_align_but_offset_by_1(
 109 ; CHECK-NEXT:  entry:
 110 ; CHECK-NEXT:    [[ALLOCA:%.*]] = alloca [163840 x i32], align 4
 111 ; CHECK-NEXT:    call void @init(ptr [[ALLOCA]])
 112 ; CHECK-NEXT:    [[START:%.*]] = getelementptr i8, ptr [[ALLOCA]], i64 2
 113 ; CHECK-NEXT:    br i1 false, label [[SCALAR_PH:%.*]], label [[VECTOR_PH:%.*]]
 114 ; CHECK:       vector.ph:
 115 ; CHECK-NEXT:    br label [[VECTOR_BODY:%.*]]
 116 ; CHECK:       vector.body:
 117 ; CHECK-NEXT:    [[INDEX:%.*]] = phi i64 [ 0, [[VECTOR_PH]] ], [ [[INDEX_NEXT:%.*]], [[PRED_LOAD_CONTINUE2:%.*]] ]
 118 ; CHECK-NEXT:    [[VEC_PHI:%.*]] = phi <2 x i32> [ zeroinitializer, [[VECTOR_PH]] ], [ [[TMP16:%.*]], [[PRED_LOAD_CONTINUE2]] ]
 119 ; CHECK-NEXT:    [[TMP0:%.*]] = add i64 [[INDEX]], 0
 120 ; CHECK-NEXT:    [[TMP1:%.*]] = getelementptr inbounds i8, ptr [[TEST_BASE:%.*]], i64 [[TMP0]]
 121 ; CHECK-NEXT:    [[TMP2:%.*]] = getelementptr inbounds i8, ptr [[TMP1]], i32 0
 122 ; CHECK-NEXT:    [[WIDE_LOAD:%.*]] = load <2 x i8>, ptr [[TMP2]], align 1
 123 ; CHECK-NEXT:    [[TMP3:%.*]] = icmp sge <2 x i8> [[WIDE_LOAD]], zeroinitializer
 124 ; CHECK-NEXT:    [[TMP4:%.*]] = extractelement <2 x i1> [[TMP3]], i32 0
 125 ; CHECK-NEXT:    br i1 [[TMP4]], label [[PRED_LOAD_IF:%.*]], label [[PRED_LOAD_CONTINUE:%.*]]
 126 ; CHECK:       pred.load.if:
 127 ; CHECK-NEXT:    [[TMP5:%.*]] = getelementptr inbounds i32, ptr [[START]], i64 [[TMP0]]
 128 ; CHECK-NEXT:    [[TMP6:%.*]] = load i32, ptr [[TMP5]], align 4
 129 ; CHECK-NEXT:    [[TMP7:%.*]] = insertelement <2 x i32> poison, i32 [[TMP6]], i32 0
 130 ; CHECK-NEXT:    br label [[PRED_LOAD_CONTINUE]]
 131 ; CHECK:       pred.load.continue:
 132 ; CHECK-NEXT:    [[TMP8:%.*]] = phi <2 x i32> [ poison, [[VECTOR_BODY]] ], [ [[TMP7]], [[PRED_LOAD_IF]] ]
 133 ; CHECK-NEXT:    [[TMP9:%.*]] = extractelement <2 x i1> [[TMP3]], i32 1
 134 ; CHECK-NEXT:    br i1 [[TMP9]], label [[PRED_LOAD_IF1:%.*]], label [[PRED_LOAD_CONTINUE2]]
 135 ; CHECK:       pred.load.if1:
 136 ; CHECK-NEXT:    [[TMP10:%.*]] = add i64 [[INDEX]], 1
 137 ; CHECK-NEXT:    [[TMP11:%.*]] = getelementptr inbounds i32, ptr [[START]], i64 [[TMP10]]
 138 ; CHECK-NEXT:    [[TMP12:%.*]] = load i32, ptr [[TMP11]], align 4
 139 ; CHECK-NEXT:    [[TMP13:%.*]] = insertelement <2 x i32> [[TMP8]], i32 [[TMP12]], i32 1
 140 ; CHECK-NEXT:    br label [[PRED_LOAD_CONTINUE2]]
 141 ; CHECK:       pred.load.continue2:
 142 ; CHECK-NEXT:    [[TMP14:%.*]] = phi <2 x i32> [ [[TMP8]], [[PRED_LOAD_CONTINUE]] ], [ [[TMP13]], [[PRED_LOAD_IF1]] ]
 143 ; CHECK-NEXT:    [[TMP15:%.*]] = xor <2 x i1> [[TMP3]], <i1 true, i1 true>
 144 ; CHECK-NEXT:    [[PREDPHI:%.*]] = select <2 x i1> [[TMP3]], <2 x i32> [[TMP14]], <2 x i32> zeroinitializer
 145 ; CHECK-NEXT:    [[TMP16]] = add <2 x i32> [[VEC_PHI]], [[PREDPHI]]
 146 ; CHECK-NEXT:    [[INDEX_NEXT]] = add nuw i64 [[INDEX]], 2
 147 ; CHECK-NEXT:    [[TMP17:%.*]] = icmp eq i64 [[INDEX_NEXT]], 4096
 148 ; CHECK-NEXT:    br i1 [[TMP17]], label [[MIDDLE_BLOCK:%.*]], label [[VECTOR_BODY]], !llvm.loop [[LOOP4:![0-9]+]]
 149 ; CHECK:       middle.block:
 150 ; CHECK-NEXT:    [[TMP18:%.*]] = call i32 @llvm.vector.reduce.add.v2i32(<2 x i32> [[TMP16]])
 151 ; CHECK-NEXT:    br i1 true, label [[LOOP_EXIT:%.*]], label [[SCALAR_PH]]
 152 ; CHECK:       scalar.ph:
 153 ; CHECK-NEXT:    [[BC_RESUME_VAL:%.*]] = phi i64 [ 4096, [[MIDDLE_BLOCK]] ], [ 0, [[ENTRY:%.*]] ]
 154 ; CHECK-NEXT:    [[BC_MERGE_RDX:%.*]] = phi i32 [ 0, [[ENTRY]] ], [ [[TMP18]], [[MIDDLE_BLOCK]] ]
 155 ; CHECK-NEXT:    br label [[LOOP:%.*]]
 156 ; CHECK:       loop:
 157 ; CHECK-NEXT:    [[IV:%.*]] = phi i64 [ [[BC_RESUME_VAL]], [[SCALAR_PH]] ], [ [[IV_NEXT:%.*]], [[LATCH:%.*]] ]
 158 ; CHECK-NEXT:    [[ACCUM:%.*]] = phi i32 [ [[BC_MERGE_RDX]], [[SCALAR_PH]] ], [ [[ACCUM_NEXT:%.*]], [[LATCH]] ]
 159 ; CHECK-NEXT:    [[IV_NEXT]] = add i64 [[IV]], 1
 160 ; CHECK-NEXT:    [[TEST_ADDR:%.*]] = getelementptr inbounds i8, ptr [[TEST_BASE]], i64 [[IV]]
 161 ; CHECK-NEXT:    [[L_T:%.*]] = load i8, ptr [[TEST_ADDR]], align 1
 162 ; CHECK-NEXT:    [[CMP:%.*]] = icmp sge i8 [[L_T]], 0
 163 ; CHECK-NEXT:    br i1 [[CMP]], label [[PRED:%.*]], label [[LATCH]]
 164 ; CHECK:       pred:
 165 ; CHECK-NEXT:    [[ADDR:%.*]] = getelementptr inbounds i32, ptr [[START]], i64 [[IV]]
 166 ; CHECK-NEXT:    [[VAL:%.*]] = load i32, ptr [[ADDR]], align 4
 167 ; CHECK-NEXT:    br label [[LATCH]]
 168 ; CHECK:       latch:
 169 ; CHECK-NEXT:    [[VAL_PHI:%.*]] = phi i32 [ 0, [[LOOP]] ], [ [[VAL]], [[PRED]] ]
 170 ; CHECK-NEXT:    [[ACCUM_NEXT]] = add i32 [[ACCUM]], [[VAL_PHI]]
 171 ; CHECK-NEXT:    [[EXIT:%.*]] = icmp eq i64 [[IV]], 4095
 172 ; CHECK-NEXT:    br i1 [[EXIT]], label [[LOOP_EXIT]], label [[LOOP]], !llvm.loop [[LOOP5:![0-9]+]]
 173 ; CHECK:       loop_exit:
 174 ; CHECK-NEXT:    [[ACCUM_NEXT_LCSSA:%.*]] = phi i32 [ [[ACCUM_NEXT]], [[LATCH]] ], [ [[TMP18]], [[MIDDLE_BLOCK]] ]
 175 ; CHECK-NEXT:    ret i32 [[ACCUM_NEXT_LCSSA]]
 176 ;
 177 entry:
 178   %alloca = alloca [163840 x i32], align 4
 179   call void @init(ptr %alloca)
 180   %start = getelementptr i8, ptr %alloca, i64 2
 181   br label %loop
 182 loop:
 183   %iv = phi i64 [ 0, %entry ], [ %iv.next, %latch ]
 184   %accum = phi i32 [ 0, %entry ], [ %accum.next, %latch ]
 185   %iv.next = add i64 %iv, 1
 186   %test_addr = getelementptr inbounds i8, ptr %test_base, i64 %iv
 187   %l.t = load i8, ptr %test_addr
 188   %cmp = icmp sge i8 %l.t, 0
 189   br i1 %cmp, label %pred, label %latch
 190 pred:
 191   %addr = getelementptr inbounds i32, ptr %start, i64 %iv
 192   %val = load i32, ptr %addr, align 4
 193   br label %latch
 194 latch:
 195   %val.phi = phi i32 [0, %loop], [%val, %pred]
 196   %accum.next = add i32 %accum, %val.phi
 197   %exit = icmp eq i64 %iv, 4095
 198   br i1 %exit, label %loop_exit, label %loop
 199
 200 loop_exit:
 201   ret i32 %accum.next
 202 }