llvm/test/CodeGen/Thumb2/mve-pred-bitcast.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=thumbv8.1m.main-none-none-eabi -mattr=+mve -verify-machineinstrs %s -o - | FileCheck %s --check-prefix=CHECK-LE
   3 ; RUN: llc -mtriple=thumbebv8.1m.main-none-none-eabi -mattr=+mve -verify-machineinstrs %s -o - | FileCheck %s --check-prefix=CHECK-BE
   4
   5 define arm_aapcs_vfpcc <4 x i32> @bitcast_to_v4i1(i4 %b, <4 x i32> %a) {
   6 ; CHECK-LE-LABEL: bitcast_to_v4i1:
   7 ; CHECK-LE:       @ %bb.0: @ %entry
   8 ; CHECK-LE-NEXT:    .pad #4
   9 ; CHECK-LE-NEXT:    sub sp, #4
  10 ; CHECK-LE-NEXT:    and r0, r0, #15
  11 ; CHECK-LE-NEXT:    vmov.i8 q1, #0x0
  12 ; CHECK-LE-NEXT:    vmov.i8 q2, #0xff
  13 ; CHECK-LE-NEXT:    vmsr p0, r0
  14 ; CHECK-LE-NEXT:    vpsel q1, q2, q1
  15 ; CHECK-LE-NEXT:    vmov.u8 r0, q1[2]
  16 ; CHECK-LE-NEXT:    vmov.u8 r1, q1[0]
  17 ; CHECK-LE-NEXT:    vmov q2[2], q2[0], r1, r0
  18 ; CHECK-LE-NEXT:    vmov.u8 r0, q1[3]
  19 ; CHECK-LE-NEXT:    vmov.u8 r1, q1[1]
  20 ; CHECK-LE-NEXT:    vmov.i32 q1, #0x0
  21 ; CHECK-LE-NEXT:    vmov q2[3], q2[1], r1, r0
  22 ; CHECK-LE-NEXT:    vcmp.i32 ne, q2, zr
  23 ; CHECK-LE-NEXT:    vpsel q0, q0, q1
  24 ; CHECK-LE-NEXT:    add sp, #4
  25 ; CHECK-LE-NEXT:    bx lr
  26 ;
  27 ; CHECK-BE-LABEL: bitcast_to_v4i1:
  28 ; CHECK-BE:       @ %bb.0: @ %entry
  29 ; CHECK-BE-NEXT:    .pad #4
  30 ; CHECK-BE-NEXT:    sub sp, #4
  31 ; CHECK-BE-NEXT:    rbit r0, r0
  32 ; CHECK-BE-NEXT:    vmov.i8 q1, #0x0
  33 ; CHECK-BE-NEXT:    vmov.i8 q2, #0xff
  34 ; CHECK-BE-NEXT:    lsrs r0, r0, #28
  35 ; CHECK-BE-NEXT:    vmsr p0, r0
  36 ; CHECK-BE-NEXT:    vpsel q1, q2, q1
  37 ; CHECK-BE-NEXT:    vmov.u8 r0, q1[2]
  38 ; CHECK-BE-NEXT:    vmov.u8 r1, q1[0]
  39 ; CHECK-BE-NEXT:    vmov q2[2], q2[0], r1, r0
  40 ; CHECK-BE-NEXT:    vmov.u8 r0, q1[3]
  41 ; CHECK-BE-NEXT:    vmov.u8 r1, q1[1]
  42 ; CHECK-BE-NEXT:    vrev64.32 q1, q0
  43 ; CHECK-BE-NEXT:    vmov q2[3], q2[1], r1, r0
  44 ; CHECK-BE-NEXT:    vmov.i32 q0, #0x0
  45 ; CHECK-BE-NEXT:    vcmp.i32 ne, q2, zr
  46 ; CHECK-BE-NEXT:    vpsel q1, q1, q0
  47 ; CHECK-BE-NEXT:    vrev64.32 q0, q1
  48 ; CHECK-BE-NEXT:    add sp, #4
  49 ; CHECK-BE-NEXT:    bx lr
  50 entry:
  51   %c = bitcast i4 %b to <4 x i1>
  52   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> zeroinitializer
  53   ret <4 x i32> %s
  54 }
  55
  56 define arm_aapcs_vfpcc <8 x i16> @bitcast_to_v8i1(i8 %b, <8 x i16> %a) {
  57 ; CHECK-LE-LABEL: bitcast_to_v8i1:
  58 ; CHECK-LE:       @ %bb.0: @ %entry
  59 ; CHECK-LE-NEXT:    .pad #4
  60 ; CHECK-LE-NEXT:    sub sp, #4
  61 ; CHECK-LE-NEXT:    uxtb r0, r0
  62 ; CHECK-LE-NEXT:    vmov.i8 q1, #0x0
  63 ; CHECK-LE-NEXT:    vmov.i8 q2, #0xff
  64 ; CHECK-LE-NEXT:    vmsr p0, r0
  65 ; CHECK-LE-NEXT:    vpsel q2, q2, q1
  66 ; CHECK-LE-NEXT:    vmov.u8 r0, q2[0]
  67 ; CHECK-LE-NEXT:    vmov.16 q1[0], r0
  68 ; CHECK-LE-NEXT:    vmov.u8 r0, q2[1]
  69 ; CHECK-LE-NEXT:    vmov.16 q1[1], r0
  70 ; CHECK-LE-NEXT:    vmov.u8 r0, q2[2]
  71 ; CHECK-LE-NEXT:    vmov.16 q1[2], r0
  72 ; CHECK-LE-NEXT:    vmov.u8 r0, q2[3]
  73 ; CHECK-LE-NEXT:    vmov.16 q1[3], r0
  74 ; CHECK-LE-NEXT:    vmov.u8 r0, q2[4]
  75 ; CHECK-LE-NEXT:    vmov.16 q1[4], r0
  76 ; CHECK-LE-NEXT:    vmov.u8 r0, q2[5]
  77 ; CHECK-LE-NEXT:    vmov.16 q1[5], r0
  78 ; CHECK-LE-NEXT:    vmov.u8 r0, q2[6]
  79 ; CHECK-LE-NEXT:    vmov.16 q1[6], r0
  80 ; CHECK-LE-NEXT:    vmov.u8 r0, q2[7]
  81 ; CHECK-LE-NEXT:    vmov.16 q1[7], r0
  82 ; CHECK-LE-NEXT:    vcmp.i16 ne, q1, zr
  83 ; CHECK-LE-NEXT:    vmov.i32 q1, #0x0
  84 ; CHECK-LE-NEXT:    vpsel q0, q0, q1
  85 ; CHECK-LE-NEXT:    add sp, #4
  86 ; CHECK-LE-NEXT:    bx lr
  87 ;
  88 ; CHECK-BE-LABEL: bitcast_to_v8i1:
  89 ; CHECK-BE:       @ %bb.0: @ %entry
  90 ; CHECK-BE-NEXT:    .pad #4
  91 ; CHECK-BE-NEXT:    sub sp, #4
  92 ; CHECK-BE-NEXT:    uxtb r0, r0
  93 ; CHECK-BE-NEXT:    vmov.i8 q1, #0x0
  94 ; CHECK-BE-NEXT:    rbit r0, r0
  95 ; CHECK-BE-NEXT:    vmov.i8 q2, #0xff
  96 ; CHECK-BE-NEXT:    lsrs r0, r0, #24
  97 ; CHECK-BE-NEXT:    vmsr p0, r0
  98 ; CHECK-BE-NEXT:    vpsel q2, q2, q1
  99 ; CHECK-BE-NEXT:    vmov.u8 r0, q2[0]
 100 ; CHECK-BE-NEXT:    vmov.16 q1[0], r0
 101 ; CHECK-BE-NEXT:    vmov.u8 r0, q2[1]
 102 ; CHECK-BE-NEXT:    vmov.16 q1[1], r0
 103 ; CHECK-BE-NEXT:    vmov.u8 r0, q2[2]
 104 ; CHECK-BE-NEXT:    vmov.16 q1[2], r0
 105 ; CHECK-BE-NEXT:    vmov.u8 r0, q2[3]
 106 ; CHECK-BE-NEXT:    vmov.16 q1[3], r0
 107 ; CHECK-BE-NEXT:    vmov.u8 r0, q2[4]
 108 ; CHECK-BE-NEXT:    vmov.16 q1[4], r0
 109 ; CHECK-BE-NEXT:    vmov.u8 r0, q2[5]
 110 ; CHECK-BE-NEXT:    vmov.16 q1[5], r0
 111 ; CHECK-BE-NEXT:    vmov.u8 r0, q2[6]
 112 ; CHECK-BE-NEXT:    vmov.16 q1[6], r0
 113 ; CHECK-BE-NEXT:    vmov.u8 r0, q2[7]
 114 ; CHECK-BE-NEXT:    vmov.16 q1[7], r0
 115 ; CHECK-BE-NEXT:    vcmp.i16 ne, q1, zr
 116 ; CHECK-BE-NEXT:    vrev64.16 q1, q0
 117 ; CHECK-BE-NEXT:    vmov.i32 q0, #0x0
 118 ; CHECK-BE-NEXT:    vrev32.16 q0, q0
 119 ; CHECK-BE-NEXT:    vpsel q1, q1, q0
 120 ; CHECK-BE-NEXT:    vrev64.16 q0, q1
 121 ; CHECK-BE-NEXT:    add sp, #4
 122 ; CHECK-BE-NEXT:    bx lr
 123 entry:
 124   %c = bitcast i8 %b to <8 x i1>
 125   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> zeroinitializer
 126   ret <8 x i16> %s
 127 }
 128
 129 define arm_aapcs_vfpcc <16 x i8> @bitcast_to_v16i1(i16 %b, <16 x i8> %a) {
 130 ; CHECK-LE-LABEL: bitcast_to_v16i1:
 131 ; CHECK-LE:       @ %bb.0: @ %entry
 132 ; CHECK-LE-NEXT:    .pad #4
 133 ; CHECK-LE-NEXT:    sub sp, #4
 134 ; CHECK-LE-NEXT:    vmsr p0, r0
 135 ; CHECK-LE-NEXT:    vmov.i32 q1, #0x0
 136 ; CHECK-LE-NEXT:    vpsel q0, q0, q1
 137 ; CHECK-LE-NEXT:    add sp, #4
 138 ; CHECK-LE-NEXT:    bx lr
 139 ;
 140 ; CHECK-BE-LABEL: bitcast_to_v16i1:
 141 ; CHECK-BE:       @ %bb.0: @ %entry
 142 ; CHECK-BE-NEXT:    .pad #4
 143 ; CHECK-BE-NEXT:    sub sp, #4
 144 ; CHECK-BE-NEXT:    uxth r0, r0
 145 ; CHECK-BE-NEXT:    vrev64.8 q1, q0
 146 ; CHECK-BE-NEXT:    rbit r0, r0
 147 ; CHECK-BE-NEXT:    vmov.i32 q0, #0x0
 148 ; CHECK-BE-NEXT:    vrev32.8 q0, q0
 149 ; CHECK-BE-NEXT:    lsrs r0, r0, #16
 150 ; CHECK-BE-NEXT:    vmsr p0, r0
 151 ; CHECK-BE-NEXT:    vpsel q1, q1, q0
 152 ; CHECK-BE-NEXT:    vrev64.8 q0, q1
 153 ; CHECK-BE-NEXT:    add sp, #4
 154 ; CHECK-BE-NEXT:    bx lr
 155 entry:
 156   %c = bitcast i16 %b to <16 x i1>
 157   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> zeroinitializer
 158   ret <16 x i8> %s
 159 }
 160
 161 define arm_aapcs_vfpcc <2 x i64> @bitcast_to_v2i1(i2 %b, <2 x i64> %a) {
 162 ; CHECK-LE-LABEL: bitcast_to_v2i1:
 163 ; CHECK-LE:       @ %bb.0: @ %entry
 164 ; CHECK-LE-NEXT:    .pad #4
 165 ; CHECK-LE-NEXT:    sub sp, #4
 166 ; CHECK-LE-NEXT:    and r0, r0, #3
 167 ; CHECK-LE-NEXT:    vmov.i8 q1, #0x0
 168 ; CHECK-LE-NEXT:    vmov.i8 q2, #0xff
 169 ; CHECK-LE-NEXT:    vmsr p0, r0
 170 ; CHECK-LE-NEXT:    vpsel q1, q2, q1
 171 ; CHECK-LE-NEXT:    vmov.u8 r0, q1[1]
 172 ; CHECK-LE-NEXT:    vmov.u8 r1, q1[0]
 173 ; CHECK-LE-NEXT:    vmov q1[2], q1[0], r1, r0
 174 ; CHECK-LE-NEXT:    vmov q1[3], q1[1], r1, r0
 175 ; CHECK-LE-NEXT:    vcmp.i32 ne, q1, zr
 176 ; CHECK-LE-NEXT:    vmov.i32 q1, #0x0
 177 ; CHECK-LE-NEXT:    vpsel q0, q0, q1
 178 ; CHECK-LE-NEXT:    add sp, #4
 179 ; CHECK-LE-NEXT:    bx lr
 180 ;
 181 ; CHECK-BE-LABEL: bitcast_to_v2i1:
 182 ; CHECK-BE:       @ %bb.0: @ %entry
 183 ; CHECK-BE-NEXT:    .pad #4
 184 ; CHECK-BE-NEXT:    sub sp, #4
 185 ; CHECK-BE-NEXT:    rbit r0, r0
 186 ; CHECK-BE-NEXT:    vmov.i8 q1, #0x0
 187 ; CHECK-BE-NEXT:    vmov.i8 q2, #0xff
 188 ; CHECK-BE-NEXT:    lsrs r0, r0, #30
 189 ; CHECK-BE-NEXT:    vmsr p0, r0
 190 ; CHECK-BE-NEXT:    vpsel q1, q2, q1
 191 ; CHECK-BE-NEXT:    vmov.u8 r0, q1[1]
 192 ; CHECK-BE-NEXT:    vmov.u8 r1, q1[0]
 193 ; CHECK-BE-NEXT:    vmov q1[2], q1[0], r1, r0
 194 ; CHECK-BE-NEXT:    vmov q1[3], q1[1], r1, r0
 195 ; CHECK-BE-NEXT:    vcmp.i32 ne, q1, zr
 196 ; CHECK-BE-NEXT:    vmov.i32 q1, #0x0
 197 ; CHECK-BE-NEXT:    vpsel q0, q0, q1
 198 ; CHECK-BE-NEXT:    add sp, #4
 199 ; CHECK-BE-NEXT:    bx lr
 200 entry:
 201   %c = bitcast i2 %b to <2 x i1>
 202   %s = select <2 x i1> %c, <2 x i64> %a, <2 x i64> zeroinitializer
 203   ret <2 x i64> %s
 204 }
 205
 206
 207 define arm_aapcs_vfpcc i4 @bitcast_from_v4i1(<4 x i32> %a) {
 208 ; CHECK-LE-LABEL: bitcast_from_v4i1:
 209 ; CHECK-LE:       @ %bb.0: @ %entry
 210 ; CHECK-LE-NEXT:    .pad #4
 211 ; CHECK-LE-NEXT:    sub sp, #4
 212 ; CHECK-LE-NEXT:    vcmp.i32 eq, q0, zr
 213 ; CHECK-LE-NEXT:    vmrs r1, p0
 214 ; CHECK-LE-NEXT:    and r0, r1, #1
 215 ; CHECK-LE-NEXT:    rsbs r2, r0, #0
 216 ; CHECK-LE-NEXT:    movs r0, #0
 217 ; CHECK-LE-NEXT:    bfi r0, r2, #0, #1
 218 ; CHECK-LE-NEXT:    ubfx r2, r1, #4, #1
 219 ; CHECK-LE-NEXT:    rsbs r2, r2, #0
 220 ; CHECK-LE-NEXT:    bfi r0, r2, #1, #1
 221 ; CHECK-LE-NEXT:    ubfx r2, r1, #8, #1
 222 ; CHECK-LE-NEXT:    ubfx r1, r1, #12, #1
 223 ; CHECK-LE-NEXT:    rsbs r2, r2, #0
 224 ; CHECK-LE-NEXT:    bfi r0, r2, #2, #1
 225 ; CHECK-LE-NEXT:    rsbs r1, r1, #0
 226 ; CHECK-LE-NEXT:    bfi r0, r1, #3, #1
 227 ; CHECK-LE-NEXT:    add sp, #4
 228 ; CHECK-LE-NEXT:    bx lr
 229 ;
 230 ; CHECK-BE-LABEL: bitcast_from_v4i1:
 231 ; CHECK-BE:       @ %bb.0: @ %entry
 232 ; CHECK-BE-NEXT:    .pad #4
 233 ; CHECK-BE-NEXT:    sub sp, #4
 234 ; CHECK-BE-NEXT:    vrev64.32 q1, q0
 235 ; CHECK-BE-NEXT:    vcmp.i32 eq, q1, zr
 236 ; CHECK-BE-NEXT:    vmrs r1, p0
 237 ; CHECK-BE-NEXT:    ubfx r0, r1, #12, #1
 238 ; CHECK-BE-NEXT:    rsbs r2, r0, #0
 239 ; CHECK-BE-NEXT:    movs r0, #0
 240 ; CHECK-BE-NEXT:    bfi r0, r2, #0, #1
 241 ; CHECK-BE-NEXT:    ubfx r2, r1, #8, #1
 242 ; CHECK-BE-NEXT:    rsbs r2, r2, #0
 243 ; CHECK-BE-NEXT:    bfi r0, r2, #1, #1
 244 ; CHECK-BE-NEXT:    ubfx r2, r1, #4, #1
 245 ; CHECK-BE-NEXT:    and r1, r1, #1
 246 ; CHECK-BE-NEXT:    rsbs r2, r2, #0
 247 ; CHECK-BE-NEXT:    bfi r0, r2, #2, #1
 248 ; CHECK-BE-NEXT:    rsbs r1, r1, #0
 249 ; CHECK-BE-NEXT:    bfi r0, r1, #3, #1
 250 ; CHECK-BE-NEXT:    add sp, #4
 251 ; CHECK-BE-NEXT:    bx lr
 252 entry:
 253   %c = icmp eq <4 x i32> %a, zeroinitializer
 254   %b = bitcast <4 x i1> %c to i4
 255   ret i4 %b
 256 }
 257
 258 define arm_aapcs_vfpcc i8 @bitcast_from_v8i1(<8 x i16> %a) {
 259 ; CHECK-LE-LABEL: bitcast_from_v8i1:
 260 ; CHECK-LE:       @ %bb.0: @ %entry
 261 ; CHECK-LE-NEXT:    .pad #4
 262 ; CHECK-LE-NEXT:    sub sp, #4
 263 ; CHECK-LE-NEXT:    vcmp.i16 eq, q0, zr
 264 ; CHECK-LE-NEXT:    vmrs r1, p0
 265 ; CHECK-LE-NEXT:    and r0, r1, #1
 266 ; CHECK-LE-NEXT:    rsbs r2, r0, #0
 267 ; CHECK-LE-NEXT:    movs r0, #0
 268 ; CHECK-LE-NEXT:    bfi r0, r2, #0, #1
 269 ; CHECK-LE-NEXT:    ubfx r2, r1, #2, #1
 270 ; CHECK-LE-NEXT:    rsbs r2, r2, #0
 271 ; CHECK-LE-NEXT:    bfi r0, r2, #1, #1
 272 ; CHECK-LE-NEXT:    ubfx r2, r1, #4, #1
 273 ; CHECK-LE-NEXT:    rsbs r2, r2, #0
 274 ; CHECK-LE-NEXT:    bfi r0, r2, #2, #1
 275 ; CHECK-LE-NEXT:    ubfx r2, r1, #6, #1
 276 ; CHECK-LE-NEXT:    rsbs r2, r2, #0
 277 ; CHECK-LE-NEXT:    bfi r0, r2, #3, #1
 278 ; CHECK-LE-NEXT:    ubfx r2, r1, #8, #1
 279 ; CHECK-LE-NEXT:    rsbs r2, r2, #0
 280 ; CHECK-LE-NEXT:    bfi r0, r2, #4, #1
 281 ; CHECK-LE-NEXT:    ubfx r2, r1, #10, #1
 282 ; CHECK-LE-NEXT:    rsbs r2, r2, #0
 283 ; CHECK-LE-NEXT:    bfi r0, r2, #5, #1
 284 ; CHECK-LE-NEXT:    ubfx r2, r1, #12, #1
 285 ; CHECK-LE-NEXT:    ubfx r1, r1, #14, #1
 286 ; CHECK-LE-NEXT:    rsbs r2, r2, #0
 287 ; CHECK-LE-NEXT:    bfi r0, r2, #6, #1
 288 ; CHECK-LE-NEXT:    rsbs r1, r1, #0
 289 ; CHECK-LE-NEXT:    bfi r0, r1, #7, #1
 290 ; CHECK-LE-NEXT:    uxtb r0, r0
 291 ; CHECK-LE-NEXT:    add sp, #4
 292 ; CHECK-LE-NEXT:    bx lr
 293 ;
 294 ; CHECK-BE-LABEL: bitcast_from_v8i1:
 295 ; CHECK-BE:       @ %bb.0: @ %entry
 296 ; CHECK-BE-NEXT:    .pad #4
 297 ; CHECK-BE-NEXT:    sub sp, #4
 298 ; CHECK-BE-NEXT:    vrev64.16 q1, q0
 299 ; CHECK-BE-NEXT:    vcmp.i16 eq, q1, zr
 300 ; CHECK-BE-NEXT:    vmrs r1, p0
 301 ; CHECK-BE-NEXT:    ubfx r0, r1, #14, #1
 302 ; CHECK-BE-NEXT:    rsbs r2, r0, #0
 303 ; CHECK-BE-NEXT:    movs r0, #0
 304 ; CHECK-BE-NEXT:    bfi r0, r2, #0, #1
 305 ; CHECK-BE-NEXT:    ubfx r2, r1, #12, #1
 306 ; CHECK-BE-NEXT:    rsbs r2, r2, #0
 307 ; CHECK-BE-NEXT:    bfi r0, r2, #1, #1
 308 ; CHECK-BE-NEXT:    ubfx r2, r1, #10, #1
 309 ; CHECK-BE-NEXT:    rsbs r2, r2, #0
 310 ; CHECK-BE-NEXT:    bfi r0, r2, #2, #1
 311 ; CHECK-BE-NEXT:    ubfx r2, r1, #8, #1
 312 ; CHECK-BE-NEXT:    rsbs r2, r2, #0
 313 ; CHECK-BE-NEXT:    bfi r0, r2, #3, #1
 314 ; CHECK-BE-NEXT:    ubfx r2, r1, #6, #1
 315 ; CHECK-BE-NEXT:    rsbs r2, r2, #0
 316 ; CHECK-BE-NEXT:    bfi r0, r2, #4, #1
 317 ; CHECK-BE-NEXT:    ubfx r2, r1, #4, #1
 318 ; CHECK-BE-NEXT:    rsbs r2, r2, #0
 319 ; CHECK-BE-NEXT:    bfi r0, r2, #5, #1
 320 ; CHECK-BE-NEXT:    ubfx r2, r1, #2, #1
 321 ; CHECK-BE-NEXT:    and r1, r1, #1
 322 ; CHECK-BE-NEXT:    rsbs r2, r2, #0
 323 ; CHECK-BE-NEXT:    bfi r0, r2, #6, #1
 324 ; CHECK-BE-NEXT:    rsbs r1, r1, #0
 325 ; CHECK-BE-NEXT:    bfi r0, r1, #7, #1
 326 ; CHECK-BE-NEXT:    uxtb r0, r0
 327 ; CHECK-BE-NEXT:    add sp, #4
 328 ; CHECK-BE-NEXT:    bx lr
 329 entry:
 330   %c = icmp eq <8 x i16> %a, zeroinitializer
 331   %b = bitcast <8 x i1> %c to i8
 332   ret i8 %b
 333 }
 334
 335 define arm_aapcs_vfpcc i16 @bitcast_from_v16i1(<16 x i8> %a) {
 336 ; CHECK-LE-LABEL: bitcast_from_v16i1:
 337 ; CHECK-LE:       @ %bb.0: @ %entry
 338 ; CHECK-LE-NEXT:    .pad #4
 339 ; CHECK-LE-NEXT:    sub sp, #4
 340 ; CHECK-LE-NEXT:    vcmp.i8 eq, q0, zr
 341 ; CHECK-LE-NEXT:    vmrs r0, p0
 342 ; CHECK-LE-NEXT:    uxth r0, r0
 343 ; CHECK-LE-NEXT:    add sp, #4
 344 ; CHECK-LE-NEXT:    bx lr
 345 ;
 346 ; CHECK-BE-LABEL: bitcast_from_v16i1:
 347 ; CHECK-BE:       @ %bb.0: @ %entry
 348 ; CHECK-BE-NEXT:    .pad #4
 349 ; CHECK-BE-NEXT:    sub sp, #4
 350 ; CHECK-BE-NEXT:    vrev64.8 q1, q0
 351 ; CHECK-BE-NEXT:    vcmp.i8 eq, q1, zr
 352 ; CHECK-BE-NEXT:    vmrs r0, p0
 353 ; CHECK-BE-NEXT:    rbit r0, r0
 354 ; CHECK-BE-NEXT:    lsrs r0, r0, #16
 355 ; CHECK-BE-NEXT:    add sp, #4
 356 ; CHECK-BE-NEXT:    bx lr
 357 entry:
 358   %c = icmp eq <16 x i8> %a, zeroinitializer
 359   %b = bitcast <16 x i1> %c to i16
 360   ret i16 %b
 361 }
 362
 363 define arm_aapcs_vfpcc i2 @bitcast_from_v2i1(<2 x i64> %a) {
 364 ; CHECK-LE-LABEL: bitcast_from_v2i1:
 365 ; CHECK-LE:       @ %bb.0: @ %entry
 366 ; CHECK-LE-NEXT:    .pad #4
 367 ; CHECK-LE-NEXT:    sub sp, #4
 368 ; CHECK-LE-NEXT:    vmov r0, r1, d0
 369 ; CHECK-LE-NEXT:    orrs r0, r1
 370 ; CHECK-LE-NEXT:    csetm r1, eq
 371 ; CHECK-LE-NEXT:    movs r0, #0
 372 ; CHECK-LE-NEXT:    bfi r0, r1, #0, #1
 373 ; CHECK-LE-NEXT:    vmov r1, r2, d1
 374 ; CHECK-LE-NEXT:    orrs r1, r2
 375 ; CHECK-LE-NEXT:    csetm r1, eq
 376 ; CHECK-LE-NEXT:    bfi r0, r1, #1, #1
 377 ; CHECK-LE-NEXT:    add sp, #4
 378 ; CHECK-LE-NEXT:    bx lr
 379 ;
 380 ; CHECK-BE-LABEL: bitcast_from_v2i1:
 381 ; CHECK-BE:       @ %bb.0: @ %entry
 382 ; CHECK-BE-NEXT:    .pad #4
 383 ; CHECK-BE-NEXT:    sub sp, #4
 384 ; CHECK-BE-NEXT:    vrev64.32 q1, q0
 385 ; CHECK-BE-NEXT:    vmov r0, r1, d3
 386 ; CHECK-BE-NEXT:    orrs r0, r1
 387 ; CHECK-BE-NEXT:    csetm r1, eq
 388 ; CHECK-BE-NEXT:    movs r0, #0
 389 ; CHECK-BE-NEXT:    bfi r0, r1, #0, #1
 390 ; CHECK-BE-NEXT:    vmov r1, r2, d2
 391 ; CHECK-BE-NEXT:    orrs r1, r2
 392 ; CHECK-BE-NEXT:    csetm r1, eq
 393 ; CHECK-BE-NEXT:    bfi r0, r1, #1, #1
 394 ; CHECK-BE-NEXT:    add sp, #4
 395 ; CHECK-BE-NEXT:    bx lr
 396 entry:
 397   %c = icmp eq <2 x i64> %a, zeroinitializer
 398   %b = bitcast <2 x i1> %c to i2
 399   ret i2 %b
 400 }