llvm/test/CodeGen/AArch64/sve2-intrinsics-crypto.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2-aes,+sve2-sha3,+sve2-sm4 < %s | FileCheck %s
   3
   4 ;
   5 ; AESD
   6 ;
   7
   8 define <vscale x 16 x i8> @aesd_i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
   9 ; CHECK-LABEL: aesd_i8:
  10 ; CHECK:       // %bb.0:
  11 ; CHECK-NEXT:    aesd z0.b, z0.b, z1.b
  12 ; CHECK-NEXT:    ret
  13   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.aesd(<vscale x 16 x i8> %a,
  14                                                         <vscale x 16 x i8> %b)
  15   ret <vscale x 16 x i8> %out
  16 }
  17
  18 ;
  19 ; AESIMC
  20 ;
  21
  22 define <vscale x 16 x i8> @aesimc_i8(<vscale x 16 x i8> %a) {
  23 ; CHECK-LABEL: aesimc_i8:
  24 ; CHECK:       // %bb.0:
  25 ; CHECK-NEXT:    aesimc z0.b, z0.b
  26 ; CHECK-NEXT:    ret
  27   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.aesimc(<vscale x 16 x i8> %a)
  28   ret <vscale x 16 x i8> %out
  29 }
  30
  31 ;
  32 ; AESE
  33 ;
  34
  35 define <vscale x 16 x i8> @aese_i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
  36 ; CHECK-LABEL: aese_i8:
  37 ; CHECK:       // %bb.0:
  38 ; CHECK-NEXT:    aese z0.b, z0.b, z1.b
  39 ; CHECK-NEXT:    ret
  40   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.aese(<vscale x 16 x i8> %a,
  41                                                         <vscale x 16 x i8> %b)
  42   ret <vscale x 16 x i8> %out
  43 }
  44
  45 ;
  46 ; AESMC
  47 ;
  48
  49 define <vscale x 16 x i8> @aesmc_i8(<vscale x 16 x i8> %a) {
  50 ; CHECK-LABEL: aesmc_i8:
  51 ; CHECK:       // %bb.0:
  52 ; CHECK-NEXT:    aesmc z0.b, z0.b
  53 ; CHECK-NEXT:    ret
  54   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.aesmc(<vscale x 16 x i8> %a)
  55   ret <vscale x 16 x i8> %out
  56 }
  57
  58 ;
  59 ; RAX1
  60 ;
  61
  62 define <vscale x 2 x i64> @rax1_i64(<vscale x 2 x i64> %a, <vscale x 2 x i64> %b) {
  63 ; CHECK-LABEL: rax1_i64:
  64 ; CHECK:       // %bb.0:
  65 ; CHECK-NEXT:    rax1 z0.d, z0.d, z1.d
  66 ; CHECK-NEXT:    ret
  67   %out = call <vscale x 2 x i64> @llvm.aarch64.sve.rax1(<vscale x 2 x i64> %a,
  68                                                         <vscale x 2 x i64> %b)
  69   ret <vscale x 2 x i64> %out
  70 }
  71
  72 ;
  73 ; SM4E
  74 ;
  75
  76 define <vscale x 4 x i32> @sm4e_i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {
  77 ; CHECK-LABEL: sm4e_i32:
  78 ; CHECK:       // %bb.0:
  79 ; CHECK-NEXT:    sm4e z0.s, z0.s, z1.s
  80 ; CHECK-NEXT:    ret
  81   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sm4e(<vscale x 4 x i32> %a,
  82                                                         <vscale x 4 x i32> %b)
  83   ret <vscale x 4 x i32> %out
  84 }
  85
  86 ;
  87 ; SM4EKEY
  88 ;
  89
  90 define <vscale x 4 x i32> @sm4ekey_i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {
  91 ; CHECK-LABEL: sm4ekey_i32:
  92 ; CHECK:       // %bb.0:
  93 ; CHECK-NEXT:    sm4ekey z0.s, z0.s, z1.s
  94 ; CHECK-NEXT:    ret
  95   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sm4ekey(<vscale x 4 x i32> %a,
  96                                                            <vscale x 4 x i32> %b)
  97   ret <vscale x 4 x i32> %out
  98 }
  99
 100
 101 declare <vscale x 16 x i8> @llvm.aarch64.sve.aesd(<vscale x 16 x i8>, <vscale x 16 x i8>)
 102 declare <vscale x 16 x i8> @llvm.aarch64.sve.aesimc(<vscale x 16 x i8>)
 103 declare <vscale x 16 x i8> @llvm.aarch64.sve.aese(<vscale x 16 x i8>, <vscale x 16 x i8>)
 104 declare <vscale x 16 x i8> @llvm.aarch64.sve.aesmc(<vscale x 16 x i8>)
 105 declare <vscale x 2 x i64> @llvm.aarch64.sve.rax1(<vscale x 2 x i64>, <vscale x 2 x i64>)
 106 declare <vscale x 4 x i32> @llvm.aarch64.sve.sm4e(<vscale x 4 x i32>, <vscale x 4 x i32>)
 107 declare <vscale x 4 x i32> @llvm.aarch64.sve.sm4ekey(<vscale x 4 x i32>, <vscale x 4 x i32>)