[AMDGPU] Add True16 register classes.
[llvm-project.git] / llvm / test / Transforms / LoopVectorize / RISCV / 
tree5ffe2d90a9d553753c457e38bcac7d49c44152fc
drwxr-xr-x   ..
-rw-r--r-- 7523 defaults.ll
-rw-r--r-- 66666 divrem.ll
-rw-r--r-- 1526 force-vect-msg.ll
-rw-r--r-- 9647 illegal-type.ll
-rw-r--r-- 8615 inloop-reduction.ll
-rw-r--r-- 1809 interleaved-accesses-zve32x.ll
-rw-r--r-- 24157 interleaved-accesses.ll
-rw-r--r-- 6568 interleaved-cost.ll
-rw-r--r-- 96 lit.local.cfg
-rw-r--r-- 11887 lmul.ll
-rw-r--r-- 4684 low-trip-count.ll
-rw-r--r-- 6686 mask-index-type.ll
-rw-r--r-- 15102 masked_gather_scatter.ll
-rw-r--r-- 8534 ordered-reduction.ll
-rw-r--r-- 5822 reg-usage.ll
-rw-r--r-- 2143 riscv-interleaved.ll
-rw-r--r-- 9001 riscv-unroll.ll
-rw-r--r-- 18934 riscv-vector-reverse.ll
-rw-r--r-- 12695 safe-dep-distance.ll
-rw-r--r-- 43414 scalable-basics.ll
-rw-r--r-- 18485 scalable-reductions.ll
-rw-r--r-- 23878 scalable-tailfold.ll
-rw-r--r-- 1138 scalable-vf-hint.ll
-rw-r--r-- 32601 select-cmp-reduction.ll
-rw-r--r-- 4759 short-trip-count.ll
-rw-r--r-- 49695 strided-accesses.ll
-rw-r--r-- 108841 uniform-load-store.ll
-rw-r--r-- 1816 unroll-in-loop-vectorizer.ll
-rw-r--r-- 3486 zvl32b.ll