Finishing up
[mymicroprocessor.git] / Lab_2 / Report / 
tree53eafdce844345784fa15acaf2ea95743b458ce3
drwxr-xr-x   ..
-rw-r--r-- 20314 ControlSignals.xlsx
-rw-r--r-- 81274 DataPathB_Schem.png
-rw-r--r-- 70634 DataPathB_Schem.xps
-rw-r--r-- 45964 DataPathB_Simulation_all.png
-rw-r--r-- 121006 DataPathC_Schem.png
-rw-r--r-- 73472 DataPathC_Schem.xps
-rw-r--r-- 49469 DataPathC_Simulation_addi.png
-rw-r--r-- 49369 DataPathC_Simulation_brneq.png
-rw-r--r-- 49685 DataPathC_Simulation_inc.png
-rw-r--r-- 47720 DataPathC_Simulation_loadi.png
-rw-r--r-- 50194 DataPathC_Simulation_shl.png
-rw-r--r-- 49424 DataPathC_Simulation_storr.png
-rw-r--r-- 111262 DataPathD_Schem.png
-rw-r--r-- 76178 DataPathD_Schem.xps
-rw-r--r-- 57398 DataPathD_Simulation_all.png
-rw-r--r-- 5241 HDLsynth_ArchB.txt
-rw-r--r-- 5345 HDLsynth_ArchC.txt
-rw-r--r-- 5613 HDLsynth_ArchD.txt
-rw-r--r-- 904249 Lab 2 Report Comp Arch.docx
-rw-r--r-- 1305316 Lab 2 Report Comp Arch.pdf
-rw-r--r-- 1553 SimLog_ArchB.txt
-rw-r--r-- 2743 SimLog_ArchC.txt
-rw-r--r-- 1845 SimLog_ArchD.txt