zpu/hdl/example_medium/simzpu_medium.do

   1 # Xilinx WebPack modelsim script\r
   2 #\r
   3 # cd C:/workspace/zpu/zpu/hdl/example_medium\r
   4 # do simzpu_medium.do\r
   5 \r
   6 set BreakOnAssertion 1\r
   7 vlib work\r
   8 \r
   9 vcom -93 -explicit  zpu_config_trace.vhd\r
  10 vcom -93 -explicit  ../zpu4/core/zpupkg.vhd\r
  11 vcom -93 -explicit  ../zpu4/src/txt_util.vhd\r
  12 vcom -93 -explicit  sim_fpga_top.vhd\r
  13 vcom -93 -explicit  ../zpu4/core/zpu_core.vhd\r
  14 vcom -93 -explicit  dram_hello.vhd\r
  15 vcom -93 -explicit  ../zpu4/src/timer.vhd\r
  16 vcom -93 -explicit  ../zpu4/src/io.vhd\r
  17 vcom -93 -explicit  ../zpu4/src/trace.vhd\r
  18 \r
  19 # run ZPU\r
  20 vsim fpga_top\r
  21 view wave\r
  22 add wave -recursive fpga_top/zpu/*\r
  23 #add wave -recursive fpga_top/*\r
  24 view structure\r
  25 #view signals\r
  26 \r
  27 # Enough to run tiny programs\r
  28 run 1000 ms\r