mb/google/nissa/var/rull: add ssd timing and modify ssd GPIO pins of rtd3
[coreboot2.git] / src / northbridge / intel / gm45 / 
tree478496bb360549c7e0bc8cd7d269ef6a8ac9420f
drwxr-xr-x   ..
-rw-r--r-- 987 Kconfig
-rw-r--r-- 638 Makefile.mk
-rw-r--r-- 2131 acpi.c
drwxr-xr-x - acpi
-rw-r--r-- 1193 bootblock.c
-rw-r--r-- 728 chip.h
-rw-r--r-- 952 early_init.c
-rw-r--r-- 1658 early_reset.c
-rw-r--r-- 13131 gm45.h
-rw-r--r-- 6680 gma.c
-rw-r--r-- 3834 igd.c
-rw-r--r-- 1216 iommu.c
-rw-r--r-- 3083 memmap.c
-rw-r--r-- 312 memmap.h
-rw-r--r-- 6021 northbridge.c
-rw-r--r-- 8030 pcie.c
-rw-r--r-- 8475 pm.c
-rw-r--r-- 69490 raminit.c
-rw-r--r-- 2500 raminit_meminfo.c
-rw-r--r-- 7854 raminit_rcomp_calibration.c
-rw-r--r-- 20138 raminit_read_write_training.c
-rw-r--r-- 9012 raminit_receive_enable_calibration.c
-rw-r--r-- 2360 romstage.c
-rw-r--r-- 5385 thermal.c