[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / MIR / ARM / nested-instruction-bundle-error.mir
blobf05af43127d2cb99821e5ee0f9d6935ba0caebe3
1 # RUN: not llc -mtriple thumbv7-apple-ios -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
3 --- |
4   define i32 @test1(i32 %a) {
5   entry:
6     %cmp = icmp sgt i32 %a, -78
7     %. = zext i1 %cmp to i32
8     ret i32 %.
9   }
10 ...
11 ---
12 name:            test1
13 tracksRegLiveness: true
14 liveins:
15   - { reg: '$r0' }
16 body: |
17   bb.0.entry:
18     liveins: $r0
19     $r1 = t2MOVi 0, 14, _, _
20     t2CMNri killed $r0, 78, 14, _, implicit-def $cpsr
21     BUNDLE implicit-def dead $itstate, implicit-def $r1, implicit killed $cpsr {
22       t2IT 12, 8, implicit-def $itstate
23       $r1 = t2MOVi 1, 12, killed $cpsr, _
24   ; CHECK: [[@LINE+1]]:14: nested instruction bundles are not allowed
25       BUNDLE {
26       }
27     }
28     $r0 = tMOVr killed $r1, 14, _
29     tBX_RET 14, _, implicit killed $r0
30 ...