mb/google/nissa/var/rull: add ssd timing and modify ssd GPIO pins of rtd3
[coreboot2.git] / src / northbridge / intel / haswell / 
tree7bb7250d596a3b34d1fadf35ab7b8b053f432c46
drwxr-xr-x   ..
-rw-r--r-- 4149 Kconfig
-rw-r--r-- 710 Makefile.mk
-rw-r--r-- 2730 acpi.c
drwxr-xr-x - acpi
-rw-r--r-- 1171 bootblock.c
drwxr-xr-x - broadwell_mrc
-rw-r--r-- 1035 chip.h
-rw-r--r-- 2825 early_dmi.c
-rw-r--r-- 5478 early_init.c
-rw-r--r-- 3885 early_pcie.c
-rw-r--r-- 13302 gma.c
-rw-r--r-- 1331 haswell.h
drwxr-xr-x - haswell_mrc
-rw-r--r-- 2185 memmap.c
-rw-r--r-- 560 memmap.h
-rw-r--r-- 2248 minihd.c
drwxr-xr-x - native_raminit
-rw-r--r-- 15904 northbridge.c
-rw-r--r-- 4585 pcie.c
-rw-r--r-- 557 raminit.h
-rw-r--r-- 439 raminit_shared.c
drwxr-xr-x - registers
-rw-r--r-- 2561 report_platform.c
-rw-r--r-- 1463 romstage.c
-rw-r--r-- 3956 vcu_mailbox.c
-rw-r--r-- 493 vcu_mailbox.h