mb/google/nissa/var/rull: add ssd timing and modify ssd GPIO pins of rtd3
[coreboot2.git] / src / northbridge / intel / ironlake / 
tree47493722a4200cdaf6aeff38e26ea628a9fde53a
drwxr-xr-x   ..
-rw-r--r-- 1229 Kconfig
-rw-r--r-- 415 Makefile.mk
drwxr-xr-x - acpi
-rw-r--r-- 981 bootblock.c
-rw-r--r-- 1250 chip.h
-rw-r--r-- 3129 early_init.c
-rw-r--r-- 111 finalize.c
-rw-r--r-- 5232 gma.c
-rw-r--r-- 2799 ironlake.h
-rw-r--r-- 1119 memmap.c
-rw-r--r-- 324 memmap.h
-rw-r--r-- 6209 northbridge.c
-rw-r--r-- 25345 quickpath.c
-rw-r--r-- 98034 raminit.c
-rw-r--r-- 2628 raminit.h
-rw-r--r-- 24788 raminit_tables.c
-rw-r--r-- 1168 raminit_tables.h
drwxr-xr-x - registers
-rw-r--r-- 1348 romstage.c
-rw-r--r-- 296 smi.c